FPGA集成数据缓冲器与分离FIFO或多端口存储器的比较
时间：2020-01-06
大小：41.59KB
阅读数：218
查看他发布的资源
资料介绍
对于那些时钟频率低于100MHz、存储器密度低于512K数据缓冲应用来说，将该设计集成到一个单FPGA中常常能够提供最理想的解决方案。然而，随着缓冲存储器的需求增长和时钟频率的增加，设计者会发现采用分立FIFO和多端口存储器的高性能和低成本特性将会提供独特的优势。……
版权说明：本资料由用户提供并上传，仅用于学习交流；若内容存在侵权，请进行举报，或
联系我们 删除。
