1、异步计数器
1、异步二进制加法器
1、原理
同步：在CLK到来时判断以往的状态是否需要翻转
异步：判断低位是否有进位来判断是否需要翻转
2、电路-下降沿触发
使用3个下降沿触发的T触发器构成异步计数器
CLK0的下降沿导致FF0翻转，若初始状态为000时，需要翻转两次，Q0才会产生下降沿，从而CLKi的翻转频率逐级除以2每个Qi都有延迟时间tpd，电路总延迟就是所有tpd的累加
3、电路-上升沿触发
使用上升沿触发的T触发器构成加法计数器
因为初始状态为000，并且每个触发器是二进位，所以需要将Q’端接到CLK，使用Q’端的上升沿进行触发
2、异步二进制减法计数器
1、原理
2、电路-下降沿触发
3、电路-上升沿触发
2.5、加减法电路连接规律总结
为什么下降沿Q端和上升沿Q’端就是加法计数器而上升沿Q端和下降沿Q’端就是减法计数器
由图可知，对于FF0而言，不管是上升沿还是下降沿，都无影响，都是二进制循环，即上升沿下降沿之间只隔着一个状态，即0或者1而对于FF1及之后的FFi，有如下几种情况连接Q还是Q’和上升沿和下降沿是可以两两组合的因素上升沿：上升沿时，无论是连Q还是Q’，都是降序。
但连接Q时，Q是降序Q’是升序；而连接Q’时，Q’是降序Q是升序下降沿：下降沿时，都是升序
连接Q时，Q是升序Q’是降序；连接Q’时，Q’是升序Q是降序但是一般不将Q’作为输出端
3、异步十进制加法计数器
1、状态
使用4位二进制计数器，直接让1001，即9作为末状态，并且输出为1，下一个状态直接跳回初始状态，则构成十进制计数器
2、电路
分成2部分进行分析：
二进制加法电路：该JK触发器相当于T触发器，因为此时J=K=1。
每来一个CLK就进行翻转，相当于一个两位加法器
3、74LS290
4、异步计数器特点
竞争冒险原因：因为异步，多个触发器先后进行状态改变，有延迟，例如001变为010状态，在FF0从1变为0时，FF1还处于0，此刻就会出现000状态。
由于延迟的关系，不会出现011的瞬时状态，该状态表示FF1先从0变成1，而FF0却还未改变。对于异步计数器而言，下一级FFi的改变一定伴随着低一级FFi-1的改变，并且时间上在低一级之后。
2、移位寄存器型计数器
1、一般结构
计数器其实就是拥有循环功能的移位寄存器，故将最终输入重新作为输入，就可完成循环
2、环形计数器
1、电路
2、状态图
初始状态为
- 0000：移位过程中状态始终为0000
- 0001：4进制，有4个电路状态
- 0011：4进制，有4个电路状态
- 1111：移位过程中状态始终为1111
- 1010：2进制，有2个电路状态
- 1110：4进制，有4个电路状态
初始状态为：
通常都要求电路能够自启动，所以需要修改电路
3、非启动->自启动
4、特点
例如上面的4进制计数器，4位移位寄存器有16个状态，最终却只用了4个状态
3、扭环形计数器
1、电路
3、状态图
同样是8个状态都能自循环，为什么右边就是无效循环呢？？因为在设计电路时，需要判断输出是处于何种状态，所以目前将左边的8位状态循环规定成有效循环，便于判断输出是哪种状态
非自启-自启动
自启动状态图
4、对比
0
