CMOS电路的ESD保护结构设计
2020-11-09

引言


静电放电(ESD - ElectroStatic Discharge)会给电子器件带来破坏性的后果,是造成集成电路失效的主要原因之一。 随着集成电路工艺不断发展,CMOS电路的尺寸不断缩小,管子的栅氧厚度越来越薄,芯片的面积规模越来越大,MOS管能承受的电流和电压也越来越小,而外围的使用环境并未改变,因此要进一步优化电路的抗ESD性能。


如何使全芯片有效面积尽可能小、高抗ESD性能且不需要增加额外的工艺步骤成为IC设计者主要考虑的问题。
ESD保护原理


ESD保护电路的设计目的就是要避免工作电路成为因ESD而遭到损害,保证在任意两芯片引脚之间发生的ESD都有低阻旁路将ESD电流引入电源线。 这个低阻旁路不但要能吸收ESD所产生的电流,还要箝位工作电路的电压,防止工作电路由于电压过载而受损。 在电路正常工作时,抗静电结构是不工作的,这使ESD保护电路还需要有很好的稳定性,能在ESD发生时快速响应,在保护电路的同时,抗静电结构自身不被损坏。 抗静电结构的负作用(例如输入延迟)必须在可以接受的范围内,并防止抗静电结构发生闩锁。



CMOS电路ESD保护结构的设计


大部分的ESD电流来自电路外部,因此ESD保护电路一般设计在PAD旁或I/O电路内部。 典型的I/O电路由输出驱动和输入接收器两部分组成。 ESD通过PAD导入芯片内部,因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路,将ESD电流引入电压线,再由电压线分布到芯片各个管脚,降低ESD的影响。 具体到I/O电路,就是与PAD相连的输出驱动和输入接收器,必须保证在ESD发生时,形成与保护电路并行的低阻通路,旁路ESD电流,且能立即有效地箝位保护电路电压。 而在这两部分正常工作时,不影响电路的正常工作。 常用的ESD保护器件有电阻、二极管、双极性晶体管、MOS管、可控硅等。 由于MOS管与CMOS工艺兼容性好,因此常采用MOS管构造保护电路。


CMOS工艺条件下的NMOS管有一个横向寄生n-p-n(源极-p型衬底-漏极)晶体管,这个寄生的晶体管开启时能吸收大量的电流。 利用这一现象可在较小面积内设计出较高ESD耐压值的保护电路,其中最典型的器件结构就是栅极接地NMOS(GGNMOS,GateGroundedNMOS)。


在正常工作情况下,NMOS横向晶体管不会导通。 当ESD发生时,漏极和衬底的耗尽区将发生雪崩,电子空穴对也同时产生。 一部分产生的空穴被源极吸收,其余的流过衬底。 由于衬底电阻Rsub的存在,使衬底电压提高。 当衬底和源之间的PN结正偏时,电子就从源发射进入衬底。 这些电子在源漏之间电场的作用下,被加速,产生电子和空穴的碰撞电离,形成更多的电子空穴对,使流过n-p-n晶体管的电流不断增加,最终使NMOS晶体管发生二次击穿,此时的击穿不再可逆,最终导致NMOS管损坏。


为了进一步降低输出驱动上NMOS在ESD时两端的电压,可在ESD保护器件与GGNMOS之间加一个电阻。 这个电阻不能影响工作信号,因此不能太大。 画版图时通常采用多晶硅(poly)电阻。


只采用一级ESD保护,在大ESD电流时,电路内部的管子还是有可能被击穿。 GGNMOS导通,由于ESD电流很大,衬底和金属连线上的电阻都不能忽略,此时GGNMOS并不能箝位住输入到接收端栅的电压,因为让输入接收端栅氧化硅层的电压达到击穿电压的是GGNMOS与输入接收端衬底间的IR压降。 为避免这种情况,可在输入接收端附近加一个小尺寸GGNMOS进行二级ESD保护,用它来箝位输入接收端栅电压,如下图所示。 常见ESD的保护结构和等效电路



在画版图时,必须注意将二级ESD保护电路紧靠输入接收端,以减小输入接收端与二级ESD保护电路之间的衬底及其连线的电阻。 为了在较小的面积内画出大尺寸的NMOS管子,在版图中常把它画成手指型,画版图时应严格遵循I/O ESD的设计规则。


如果PAD仅作为输出,保护电阻和端短接地的NMOS就不需要了,其输出级大尺寸的PMOS和NMOS器件本身便可充当ESD防护器件来用,一般输出级都有双保护环,这样可以防止发生闩锁。


在全芯片的ESD结构设计时,注意遵循以下原则:


(1) 外围VDD、VSS走线尽可能宽,减小走线上的电阻;


(2) 设计一种VDD-VSS之间的电压箝位结构,且在发生ESD时能提供VDD-VSS直接低阻抗电流泄放通道。 对于面积较大的电路,最好在芯片的四周各放置一个这样的结构,若有可能,在芯片外围放置多个VDD、VSS的PAD,也可以增强整体电路的抗ESD能力;


(3) 外围保护结构的电源及地的走线尽量与内部走线分开,外围ESD保护结构尽量做到均匀设计,避免版图设计上出现ESD薄弱环节;


(4) ESD保护结构的设计要在电路的ESD性能、芯片面积、保护结构对电路特性的影响如输入信号完整性、电路速度、输出驱动能力等之间进行平衡考虑,还需要考虑工艺的容差,使电路设计达到最优化;


(5) 在实际设计的一些电路中,有时没有直接的VDD-VSS电压箝位保护结构,此时,VDD-VSS之间的电压箝位及ESD电流泄放主要利用全芯片整个电路的阱与衬底的接触空间。 所以在外围电路要尽可能多地增加阱与衬底的接触,且N+P+的间距一致。 若有空间,则最好在VDD、VSS的PAD旁边及四周增加VDD-VSS电压箝位保护结构,这样不仅增强了VDD-VSS模式下的抗ESD能力,也增强了I/O-I/O模式下的抗ESD能力。


一般只要有了上述的大致原则,在与芯片面积折中的考虑下,一般亚微米CMOS电路的抗ESD电压可达到2500V以上,已经可以满足商用电路设计的抗ESD要求。


对于深亚微米超大规模CMOSIC的设计都不用常规的ESD保护內部结构的,大多深亚微米工艺的Foundry生产线都有自己外围标准的ESD结构提供,有严格标准的ESD结构设计规则等,设计师只需调用其结构就可以了,这可使芯片设计师把更多精力放在电路本身的功能、性能等方面的设计上。
结束语


ESD保护设计随着CMOS工艺水平的提高而越来越困难,ESD保护已经不单是输入脚或输出脚的ESD保护设计问题,而是全芯片的静电防护问题。 芯片里每一个I/O电路中都需要建立相应的ESD保护电路,此外还要从整个芯片全盘考虑,采用整片(whole-chip)防护结构是一个好的选择,也能节省I/OPAD上ESD元件的面积。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
热门推荐
  • 相关技术文库
  • 元器件
  • 电阻
  • 电容
  • 电感
  • 电路高手要知道的电容使用常识

    A、电压源正负端接了一个电容(与电路并联),用于整流电路时,具有很好的滤波作用,当电压交变时,由于电容的充电作用,两端的电压不能突变,就保证了电压的平稳。 当用于电池电源时,具有交流通路的作用,这样就等于把电池的交流信号短路,避免了由于电池电压

    01-19
  • 几种常用浪涌保护器件原理应用

    压敏电阻的主要特点是工作电压范围宽(6~3000V,分若干档),对过压脉冲响应快(纳秒级),耐冲击电流的能力强(100~2000A),漏电流小(微安级),电阻温度系数小,性优价廉,体积小,是一种理想的保护元件,可以构成过压保护电路、消噪电路、消火花电路、

    01-19
  • MOS管结构构造、特点、实用电路

    MOS管学名是场效应管,是金属-氧化物-半导体型场效应管,属于绝缘栅型,本文就结构构造、特点、实用电路等几个方面用工程师的话详细描述。 其结构示意图: 解释1:沟道 上面图中,下边的p型中间一个窄长条就是沟道,使得左右两块P型极连在一起,因此mos管导通

    01-12
  • 元器件里面长什么样?

    天天都在用电子元器 件,里面长什么样想看看吗?常见到的电子元器件不为人熟知的内部结构,以下是这些元器件经过切割研磨后的横截面照片: 0 1 表贴电容 0 2 薄膜电容 0 3 电解电容 0 4 瓷片电容 0 5 钽电容 0 6 金属膜电阻 0 7 淡粉电阻 0 8 色环电感 0 9 LE

    2020-12-01
  • 图解场效应管的测量方法,清楚易懂!

    下面是对场效应管的测量方法 场效应管英文缩写为FET。可分为结型场效应管(JFET)和绝缘栅型场效应管(MOSFET),我们平常简称为MOS管。而MOS管又可分为增强型和耗尽型而我们平常主板中常见使用的也就是增强型的MOS管。 下图为MOS管的标识 我们主板中常用的MOS管G

    2020-11-25
  • 电子元器件检测经验分享,有故障不害怕

    电子设备中使用着大量各种类型的电子元器件,设备发生故障大多是由于电子元器件失效或损坏引起的。因此怎么正确检测电子元器件就显得尤其重要,这也是电子维修人员必须掌握的技能。小编精选了在电器维修中积累了部分常见电子元器件检测经验和技巧,供大家参考

    2020-10-19
  • 为什么你的4.7uF电容变成0.33uF ?太诡异了

    几年以前,经过用瓷片电容的25年多工作之后,我对它们有了新的领悟。那时我正在忙于做一个LED灯泡驱动器,当时我项目中一个RC电路的时间常数显然是有问题。 我第一个假设是:电路板上某个元件值不正确,于是我测量用作一个分压器的两只电阻,但它们都没有问题

    2020-10-19
下载排行榜
更多
广告