multisim在PN结旁边放电流表导致发生收敛性错误
嵌入式学弱狗 2023-04-06

1.收敛性错误是个常见的问题,后续随着仿真的学习,有待进一步深入探讨这个问题

2.当我在数码管驱动线旁边放置一个电流表,在来回按那一路开关时,就会导致出现这个问题:

Error: Unable to converge during transient analysis. Consider increasing the ABSTOL, VNT

3.当我把电流表的位置改掉时,如下图所示,改到了电阻后面,不与数码管的PN结直连,那么不管我怎么拨弄开关都不会出现以上问题:

4.该问题作为记录,以后继续研究

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • EDA
  • 仿真
  • CAD
  • 芯片
下载排行榜
更多
评测报告
更多
EE直播间
更多
广告