FPGA和CPLD-可编程逻辑器件-第116页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1739561 2015-1-15 09:56: PCI9054 C模式下的数据传输方式; PCI9054 C 模式下的数据传输方式 C 模式下的数据传输分为直接数据传输方式（ Direct Data Transfer Modes ）与 DMA 方式。直接数据传输方式又分 ...; 1808 19 0 19

dma pci 9054 c模式

用户1664191 2015-1-13 18:51: 评论：@lamsam's Blog 博客中提到的“ISE时序约束笔记”; ISE时序约束资料（1）; 724 12 0 12

用户233174 2015-1-10 20:59: ddr控制器; SDR/DDR/DDR2/DDR3 控制器 SDR/DDR/DDR2/DDR3 Controller SDR SDRAM 控制器 SDR SDRAM Controller DDR SDRAM 控制器 DDR SDRAM Controll ...; 891 11 0 11

ddr3

用户233174 2015-1-10 20:56: NAND FLASH阵列控制器; NAND FLASH Controller IP Core Super-High-Speed NAND FLASH Array Controller 超高速NAND FLASH阵列控制器联系方式：neteasy163z@163. ...; 977 11 0 11

nand flash控制器

用户443818 2015-1-10 10:21: 红外热像仪原理; 红外线辐射是自然界存在的一种最为广泛的电磁波辐射，温度在绝对零下都会产生自身的分子和原子无规则的运动，并不停地辐射出热红外能量，分子和原子的剧烈， ...; 672 3 0 3

红外

用户443818 2015-1-10 10:19: 红外科普小知识; 一、红外热像仪原理红外线辐射是自然界存在的一种最为广泛的电磁波辐射，温度在绝对零下都会产生自身的分子和原子无规则的运动，并不停地辐射出热红外 ...; 533 4 0 4

红外

莫问奴家名 2015-1-10 09:25: 在FPGA内实现按键消抖的方法(附参考Verilog代码); 抖动的产生通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会 ...; 889 14 0 14

按键消抖 FPGA

用户1664191 2015-1-9 13:19: 跨时钟域时序约束; 在一个FPGA设计里面，经常会用到多个全局时钟，而这些全局时钟是通过几个外部时钟晶振从全局时钟管脚（GC）输入后，再经过一些时钟管理模块产生的(如DCM、P ...; 1234 13 0 13

fpga 时序约束

用户425451 2015-1-5 22:27: 20150105; 第一天，fpga的输入端信号不可以直接定义为线网类型，可以定义一个新名称为线网类型，再让输入端信号赋值等于它即可，quartus ii中的signal tap ii中综合下 ...; 784 14 0 14

定义 in 设置 a

用户1664191 2015-1-5 19:47: 评论：@FPGA乐园！博客中提到的“FPGA设计要点之一：时钟树”; 自己闲下来阅读; 714 10 0 10

用户436773 2015-1-4 11:52: 经验总结：FPGA时序约束的6种方法; 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标 ...; 1291 22 0 22

时序约束 FPGA EDA

用户1664191 2015-1-4 10:09: 三段式状态机的思维陷阱; 用三段式描述状态机的好处，国内外各位大牛都已经说的很多了，大致可归为以下三点： 1.将组合逻辑和时序逻辑分开，利于综合器分析优化和程序维护; ...; 907 16 0 16

fpga 状态机

莫问奴家名 2015-1-4 10:03: 利用FPGA实现的FFT变换设计; 随着集成电路的飞速发展，在图像处理，通信和多媒体等很多领域中，数字信号处理技术已经被广泛应用。快速傅立叶变换（FFT）算法的提出，使得数字信号处理的运算 ...; 1062 16 0 16

FPGA VHDL FFT 蝶形处理

用户1664191 2015-1-4 09:05: skew jitter; 系统时序设计中对时钟信号的要求是非常严格的，因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际中时钟信号往往不可能总是那么完美，会出现抖动(Ji ...; 1012 19 0 19

jitter skew

FPGADeveloper 2015-1-2 17:16: 2015年FPGA雏鹰培训计划; 1701 15 0 15

2015年fpga雏鹰培训计划

1 ... 112 113 114 115116117 118 119 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条