FPGA和CPLD-可编程逻辑器件-第112页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1831175 2015-3-14 22:23: SOC设计方法; 　　引言　　人类进入21世界面临的一个重要课题就是如何面对国民经济和社会发展信息化的挑战。以网络通信、软件和微电子为主要标志的信息产业的飞速发展既 ...; 994 23 0 23

DSP IP核 SOC CPU

用户1831175 2015-3-14 22:18: 赛灵思异构3D技术详解; 继Virtex-7 2000T之后，赛灵思日前又推出一款7系列的高端器件Virtex-7 H580T，这是全球首款异构3D FPGA，该技术是在堆叠硅片互联(SSI)技术的基础上，对FPGA和28G ...; 1049 19 0 19

赛灵思 Virtex-7 H580T 3D异构堆叠硅片互联技术

用户1831175 2015-3-14 22:18: 在赛灵思FPGA设计中保留可重复结果; 　　满足设计的时序要求本身已非易事，而要实现某项设计的整体时序具有完全可重复性有时候却是不可能的任务。幸运的是，设计人员可以借助有助于实现可重复时序 ...; 1032 18 0 18

赛灵思 FPGA Spartan SmartGuide

用户1831175 2015-3-14 22:16: (多图) 基于FPGA的跨时钟域信号处理——同步设计的重要; 上次提出了一个处于异步时钟域的MCU与FPGA直接通信的实现方式，其实在这之前，特权同学想列举一个异步时钟域中出现的很典型的问题。也就是要用一个反例来说明没 ...; 746 17 0 17

FPGA，跨时钟域信号，异步时钟

用户1831175 2015-3-14 22:16: (多图) 基于FPGA的多路光栅信号采集方案; 0 引言光栅传感器作为精密机械量测量的有效工具在线位移、角位移、速度、加速度等工程的测量上得到了广泛应用。在长度测量中，光栅微位移传感器可以达到μm ...; 973 17 0 17

FPGA 采集光栅信号多路选择开关

用户1831175 2015-3-14 22:15: (多图) FPGA调试技术加快硅前验证; 随着基于FPGA进行原型设计的复杂性不断增加，市场对更好调试技术的需求也日益增加。FPGA原型设计可用于验证、早期软件开发、概念证明等，因此变得非常重要。它的 ...; 1476 21 0 21

调试 FPGA 硅前验证

用户1831175 2015-3-14 22:14: 采用ARM/FPGA主从处理器的嵌入式采集系统设计; 随着人们对高空的兴趣发展和研究需要，越来越多的科学实验被科研人员搬到了空中进行，气球探空和无人机实验是比较典型的方法。这些科学实验往往需要在一定的实验 ...; 829 20 0 20

FPGA，S3C2410，EP2S15

用户1831175 2015-3-14 22:14: 三模冗余技术在ASIC设计中的应用及实现; 0 引言航天器在空间中飞行时，一直处在带电粒子构成的辐射环境中。在这种辐射环境中微处理器可能会因为单粒子扰动而中断正常功能从而导致灾难性事故。这主要 ...; 1962 29 0 29

三模冗余容错技术单粒子效应

用户1831175 2015-3-14 22:12: FPGA学习需要注意的几个重要问题; 1.基础问题 FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是哪个版本的，这个是基础，多了解也有助于形成硬件设计 ...; 979 35 0 35

FPGA Verilog语言 QuartusII

用户1831175 2015-3-14 22:12: (多图) 使用FPGA实现高效并行实时上采样; 采样就是采集模拟信号的样本。通常采样指的是下采样，也就是对信号的抽取。其实，上采样和下采样都是对数字信号进行重采，重采的采样率与原来获得该数字信号的 ...; 1523 32 0 32

FPGA FIR滤波器上采样

用户1831175 2015-3-14 22:11: 基于FPGA的DDR3多端口读写存储管理系统设计; 机载视频图形显示系统主要实现2D图形的绘制，构成各种飞行参数画面，同时叠加实时的外景视频。由于FPGA具有强大逻辑资源、丰富IP核等优点，基于FPGA的嵌入式系统 ...; 2453 33 0 33

FPGA DDR3 存储器控制多端口帧地址

用户1831175 2015-3-14 22:10: (多图) FPGA基础知识及其工作原理; 高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序，ANSI C语言还是VHDL语言，如此复杂的合成工艺 ...; 1154 26 0 26

DSP 乘法器 FPGA 触发器 RAM

用户1284101 2015-3-14 22:09: 【博客大赛】『MAX 10 套件评估』㈡ NIOS + 液晶屏; 上一次玩NIOS的时候Quartus还是版本6，那也是刚开始接触FPGA的时候。所以到现在，所有和NIOS相关的东西全忘光了，这次就借Altera MAX 10这块评估套件重新来 ...; 2040 20 4 24

nios altera lcd 博客大赛 max

用户1831175 2015-3-14 22:09: 在FPGA设计中，时序就是全部; 当你的FPGA设计不能满足时序要求时，原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求，也需要设计者具有明确目标和诊断/ ...; 808 21 0 21

时序 FPGA RTL

用户1831175 2015-3-14 22:08: ASIC、ASSP、SoC和FPGA到底有何区别？; 我经常收到关于各类设备之间的差异的问题，诸如ASIC、ASSP、SoC和FPGA之间的区别问题。例如是SoC是ASIC吗？或ASIC是SoC吗？ASIC和ASSP之间的区别是什么？以及高 ...; 1970 25 0 25

FPGA SoC ASIC ASSP

1 ... 108 109 110 111112113 114 115 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条