FPGA和CPLD-可编程逻辑器件-第109页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1830155 2015-3-20 19:01: 评论：@EDNChina电子工程师的设计灵感之源博客中提到的“如何学习FPGA？FPGA学习必备的基础知识”; 刚开始接触FPGA; 629 14 0 14

用户1830155 2015-3-20 15:57: (多图) FPGA开发流程：详述每一环节的物理含义和实现目标; 要知道，要把一件事情做好，不管是做哪们技术还是办什么手续，明白这个事情的流程非常关键，它决定了这件事情的顺利进行与否。同样，我们学习FPGA开发数字系 ...; 1774 16 0 16

fpga 开发流程约束静态时序

用户1819464 2015-3-20 10:39: SDSoC：嵌入式软件工程师开发SoC应用的福音; 日前，赛灵思公司（Xilinx）面向全可编程SoC和MPSoC推出了一款软件定义SoC的开发环境SDSoC。这款开发环境极大地简化了SoC的编程体验，让嵌入式控制领域的系统架 ...; 1457 20 0 20

软件工程师嵌入式设计 SoC SDSoC 硬件加速

用户1736901 2015-3-19 21:38: Quartus II TimeQuest Timing Analyzer Cookbook翻译P9-P10; Toggle Register Generated Clock 使用toggle register 来创建一个二分频时钟。如果输入给toggle register的信号电平为1并 ...; 844 11 0 11

fpga 时序约束

用户1736901 2015-3-19 21:31: Quartus II TimeQuest Timing Analyzer Cookbook翻译P5-P8; P5 这个手册由 design scenarios（设计脚本），约束指导，建议组成。为了用好这个手册，你应当对TimeQuest Timing Analyzer（时序约束分析）以 ...; 909 15 0 15

fpga 时序约束

小墨同学 2015-3-19 16:39: 零基础学FPGA （二十四）一路走来：SDR SDRAM（理论篇）; 北京一别，已经有一个多月的时间了，2月6号离京，先说说小墨这段时间在干嘛吧。寒假就是过年嘛，其实说实话这一个月 ...; 3408 10 4 14

fpga

bitao1983_395643617 2015-3-18 22:59: Xilinx新春大礼：说好的16nm终于来了！; Xilinx在20nm制高点的领先优势尚在蔓延中，新春之际，Xilinx又宣布重磅消息，为产业界送上了大礼包——16nm UltraScale+系列FPGA、3D IC和MPSoC，再次实现了领先 ...; 1360 31 0 31

FPGA IC 3D 16nm UltraScale+ SDNet

bitao1983_395643617 2015-3-18 22:55: 基于FPGA和LCOS技术的3D视频前端处理与显示系统设计; 目前，3D显示已逐渐融入到人们的生活当中，因其能再现真实的三维场景，受到了人们的广泛热爱，红蓝3D图像获取的基本原理如图1所示。摄像头采集同一场景的两路视 ...; 1488 33 1 34

FPGA 视频处理 3D显示 LCOS

用户1832080 2015-3-18 20:44: 向特权同学提问，关于触发器延迟问题; 实现的是图2所示的电路，表2为逻辑关系图，首先是输入数据为32位有符号数，经过节点1之后数据延迟一个时钟周期，经过节点2的数据又延迟一个周期，然 ...; 1004 9 0 9

fpga 问题

用户1777143 2015-3-17 21:10: FPGA FM调制; 2.3 FM 调制的基本原理 2.3.1 概述两个正弦信号振荡器，一个是稳定不变的载波频率 fc 振荡器；一个是调制频率 fm 振荡 ...; 2078 16 1 17

fpga fm

用户1777143 2015-3-17 21:07: 基于fpga的FSK调制; 2.2 PSK调制的基本原理 2.2.1概述相移键控(PSK)是一种用载波相位表示输入信号信息的调制技术。移相键控分为绝对移相和相对移相两种。 2.2.2PS ...; 1032 13 0 13

fpga fsk

用户1777143 2015-3-17 21:01: 基于fpga的dds合成; DDS理论图2.1.1 DDS原理 DDS实现框图如图1-1所示，主要由相位累加器、正弦ROM表、D/A转换、低通滤波器构成。 ...; 992 13 0 13

fpga dds

用户1736901 2015-3-17 17:09: 不同时钟域之间的多周期路径; 1.高速到低速多周期路径上图给定的条件：高速时钟到低速时钟两个时钟有2ns的offset 源端时钟是目的端时钟频率两倍如果不使用多周 ...; 1149 16 0 16

fpga 时序约束

用户1736901 2015-3-17 12:20: FPGA开发流程：详述每一环节的物理含义和实现目标; 要知道，要把一件事情做好，不管是做哪们技术还是办什么手续，明白这个事情的流程非常关键，它决定了这件事情的顺利进行与否。同样，我们学习FPGA开发数字系统这 ...; 1067 17 0 17

开发流程 FPGA 约束静态时序

sunyzz 2015-3-16 22:06: 【博客大赛】久别后的重逢-NiosII; 最早接触 NiosII 的时候还是在大学四年级，想来算起来已经有 4-5 年了，那时候只觉得神奇，竟然 FPGA 中也可以 run 系统。后来，随着对 NiosII 的了 ...; 1430 15 1 16

博客大赛 max10

1 ... 105 106 107 108109110 111 112 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条