FPGA和CPLD-可编程逻辑器件-第111页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1284101 2015-3-14 22:09: 【博客大赛】『MAX 10 套件评估』㈡ NIOS + 液晶屏; 上一次玩NIOS的时候Quartus还是版本6，那也是刚开始接触FPGA的时候。所以到现在，所有和NIOS相关的东西全忘光了，这次就借Altera MAX 10这块评估套件重新来 ...; 1958 20 4 24

nios altera lcd 博客大赛 max

用户1831175 2015-3-14 22:09: 在FPGA设计中，时序就是全部; 当你的FPGA设计不能满足时序要求时，原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求，也需要设计者具有明确目标和诊断/ ...; 763 20 0 20

时序 FPGA RTL

用户1831175 2015-3-14 22:08: ASIC、ASSP、SoC和FPGA到底有何区别？; 我经常收到关于各类设备之间的差异的问题，诸如ASIC、ASSP、SoC和FPGA之间的区别问题。例如是SoC是ASIC吗？或ASIC是SoC吗？ASIC和ASSP之间的区别是什么？以及高 ...; 1862 24 0 24

FPGA SoC ASIC ASSP

用户1831175 2015-3-14 20:57: ASIC设计转FPGA时需要注意的几点; 　　FPGA原型验证和其他验证方法是不同的，任何一种其他验证方法都是ASIC验证中的一个环节，而FPGA验证却是一个过程。由于FPGA与ASIC在结构、性能上各不相同，A ...; 789 21 0 21

FPGA RTL ASIC Memory

sunyzz 2015-3-13 22:45: 【博客大赛】镜中月，水中花; MAX10 可不是普通的 FPGA 芯片，它有自己独特的性质，就是可以实现双配置，简单点来讲，就是为了节省电路板的面积，你可以下载两个镜像 ...; 1385 17 2 19

博客大赛 max10

用户1736901 2015-3-13 16:56: 如何让quartus 支持远程桌面调试; 在HOST_ID后面跟上TS_OK ，注意其与HOST_ID后还有一个空格; 844 10 0 10

quartus

sunyzz 2015-3-13 10:13: 【博客大赛】终于等到你，还好我没有放弃; 等了好久终于等到今天 , 盼了好久终于把梦实现 . 经过漫长的评审 , 漫长的邮递过程 , 今天晚上终于收到了 MAX10 开发套件，终于有幸一睹庐山真面 ...; 1502 19 3 22

博客大赛 max10

用户447325 2015-3-12 17:20: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“时序分析基础与时钟约束实例（3）”; 学习一下; 695 9 0 9

用户69894 2015-3-12 16:12: 新手学习SystemVerilog & UVM指南; 新手学习System Verilog UVM指南从刚接触System Verilog以及后来的VMM，OVM，UVM已经有很多年了，随着电子工业的逐步发展，国内对验证人才 ...; 1528 2 1 3

asic验证

用户447325 2015-3-12 14:21: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“时序分析基础与时钟约束实例（2）”; 学习一下; 685 7 0 7

用户446166 2015-3-12 11:30: 异步时钟域的电平同步器; 最近一直在看异步时钟域的亚稳态问题，有好多疑问从简单的电平同步器开始，如上图。假设clk2 = 1.5clk1 ...; 1253 31 0 31

fpga 电平同步器脉冲同步边沿检测亚稳态

用户447325 2015-3-12 10:47: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“时序分析基础与时钟约束实例（1）”; 学习一下; 579 11 0 11

sunyzz 2015-3-11 22:46: 【博客大赛】星星点灯，照亮你我的家门; 我想我们大部分学硬件或者软件的开发人员，在第一次接触开发板，无论是当年的 51 单片机，或者是当年的 CPLD ，我们第一件事情恐怕就是点亮流水灯了吧，看 ...; 1366 22 0 22

博客大赛 max10

特权ilove314 2015-3-11 21:27: 【博客大赛】FPGA实战演练逻辑篇4：Verilog与VHDL; Verilog 与 VHDL （特权同学版权所有）本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》（特权同学版权所有） ...; 1583 12 2 14

fpga 博客大赛特权同学

coyoo 2015-3-10 11:57: 用ModelSim SE成功仿真ALTERA的 FFT核; 最近开始重新研究FFT，网上有本人以及别人翻译的中文用户手册，对比前前后后的版本，发现接口信号大致没有变化，但是某些信号稍有不同，大家在使用 ...; 2765 18 3 21

altera fft

1 ... 107 108 109 110111112 113 114 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条