FPGA和CPLD-可编程逻辑器件-第114页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1664191 2015-1-30 15:36: 代码风格很重要; 看了某大神的博客有感，代码风格很重要，下面转载大神总结的几条verilog代码风格，非常实用。变量与参数命名 1.不用语言的关键词命名变量 ...; 877 8 0 8

verilog

用户1826066 2015-1-29 19:25: FPGA学习需要注意的几个重要问题; 1.基础问题 FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是哪个版本的，这个是基础，多了解也有助于形成硬件设计 ...; 722 18 0 18

FPGA Verilog语言 QuartusII

用户1664191 2015-1-29 18:11: FPGA学习手记; 经过一个大神指点，受益良多，自己还处于菜鸟中的菜鸟阶段，记录一下今天下午的收获吧，在别人看来可能很小白，哈哈。 module ADDER( input ...; 948 13 1 14

fpga

小墨同学 2015-1-29 17:57: 零基础学FPGA （二十一）探秘SOPC; 今天是来北京的第8天了，想想过的蛮快的，在这8天里呢，由于这边正在开SOPC的课程，自己对这方面之前只是了解过，知道有SOPC这回事，但是从来 ...; 2558 13 3 16

fpga

小墨同学 2015-1-29 13:12: 零基础学FPGA （二十二）举一反三，基于SOPC的定时器中断与串口数据收发; SOPC的课程已经结束了，短短4天，要消化的内容还真不少。今天又开始了DDR2 SDRAM的课程，其实在我来北京之前他们已经开始SDRAM的课程了，想起我做 ...; 2368 14 0 14

fpga

用户1728380 2015-1-29 13:03: 评论：@在路上博客中提到的“脉冲边沿检测（Verilog）”; 很好; 743 9 0 9

用户153210 2015-1-28 21:45: 在modelsim中添加altera库; 1. 去除 ModelSim 安装根目录下的“ modelsim.ini ”文件的只读属性。 2. 在 ModelSim 安装根目录下新建文 ...; 1545 11 2 13

工具使用

用户1726367 2015-1-27 15:00: SPI; WISHBONE 接口转换为 SPI 接口：连接图如下： SPI 模型中有 2 个文件： ...; 589 4 0 4

spi

用户1265970 2015-1-26 22:03: Xilinx FPGA的JTAG可以识别，但是不能下载bit文件，INIT_B引脚上拉电阻改为100欧姆后，正常了; 单位做了一批板子，主芯片是spartan6 LX45T，8块板子中有一块下载不了bit文件，但是可以用JTAG识别。检查了一下电源供电，配置方面的一些上拉下 ...; 5068 15 1 16

fpga jtag 配置

用户1753283 2015-1-26 20:37: FPGA设计中组合电路中if else语句和case语句写完全的重要性; 本博客的第一篇博文，先从Verilog的语法说起。在FPGA的设计中，组合逻辑设计中，if else,case 语句要书写完全。基于此我拟写做了如下设计： ...; 1313 9 0 9

fpga latch 组合逻辑

用户1753283 2015-1-26 20:36: FPGA设计中组合电路中if else语句和case语句写完全的重要性; 本博客的第一篇博文，先从Verilog的语法说起。在FPGA的设计中，组合逻辑设计中，if else,case 语句要书写完全。基于此我拟写做了如下设计： ...; 3275 15 0 15

fpga latch 组合逻辑

用户1753283 2015-1-26 20:36: FPGA设计中组合电路中if else语句和case语句写完全的重要性; 本博客的第一篇博文，先从Verilog的语法说起。在FPGA的设计中，组合逻辑设计中，if else,case 语句要书写完全。基于此我拟写做了如下设计： ...; 1578 15 1 16

fpga latch 组合逻辑

bitao1983_395643617 2015-1-26 13:13: 基于FPGA的多波束成像声纳整机硬件电路设计; 引言多波束成像声纳利用了数字成像技术，在海底探测范围内形成距离一方位二维声图像，具有很高的系统稳定性和很强的信号处理能力。但是由于数字成像系统数据 ...; 1764 22 0 22

FPGA 多波束成像声纳发射接收电路波束形成器千兆网传输控制指令

用户1728380 2015-1-25 22:39: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“Testbench仿真串口自收发通信”; 很好; 569 9 0 9

用户1728380 2015-1-24 20:31: 评论：@鹿天斐's Blog 博客中提到的“对特权同学的16位乘法器代码的理解与修正”; 对啊; 513 7 0 7

1 ... 110 111 112 113114115 116 117 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条