FPGA和CPLD-可编程逻辑器件-第117页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1726367 2015-1-27 15:00: SPI; WISHBONE 接口转换为 SPI 接口：连接图如下： SPI 模型中有 2 个文件： ...; 617 4 0 4

spi

用户1265970 2015-1-26 22:03: Xilinx FPGA的JTAG可以识别，但是不能下载bit文件，INIT_B引脚上拉电阻改为100欧姆后，正常了; 单位做了一批板子，主芯片是spartan6 LX45T，8块板子中有一块下载不了bit文件，但是可以用JTAG识别。检查了一下电源供电，配置方面的一些上拉下 ...; 5318 21 1 22

fpga jtag 配置

用户1753283 2015-1-26 20:37: FPGA设计中组合电路中if else语句和case语句写完全的重要性; 本博客的第一篇博文，先从Verilog的语法说起。在FPGA的设计中，组合逻辑设计中，if else,case 语句要书写完全。基于此我拟写做了如下设计： ...; 1451 13 0 13

fpga latch 组合逻辑

用户1753283 2015-1-26 20:36: FPGA设计中组合电路中if else语句和case语句写完全的重要性; 本博客的第一篇博文，先从Verilog的语法说起。在FPGA的设计中，组合逻辑设计中，if else,case 语句要书写完全。基于此我拟写做了如下设计： ...; 3359 16 0 16

fpga latch 组合逻辑

用户1753283 2015-1-26 20:36: FPGA设计中组合电路中if else语句和case语句写完全的重要性; 本博客的第一篇博文，先从Verilog的语法说起。在FPGA的设计中，组合逻辑设计中，if else,case 语句要书写完全。基于此我拟写做了如下设计： ...; 1690 16 1 17

fpga latch 组合逻辑

bitao1983_395643617 2015-1-26 13:13: 基于FPGA的多波束成像声纳整机硬件电路设计; 引言多波束成像声纳利用了数字成像技术，在海底探测范围内形成距离一方位二维声图像，具有很高的系统稳定性和很强的信号处理能力。但是由于数字成像系统数据 ...; 1894 24 0 24

FPGA 多波束成像声纳发射接收电路波束形成器千兆网传输控制指令

用户1728380 2015-1-25 22:39: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“Testbench仿真串口自收发通信”; 很好; 606 9 0 9

用户1728380 2015-1-24 20:31: 评论：@鹿天斐's Blog 博客中提到的“对特权同学的16位乘法器代码的理解与修正”; 对啊; 537 7 0 7

用户1656818 2015-1-22 21:59: 实现带你一起搞定NIOS II V12.1开发系列——（一）揭开NIOS II 的身世面纱; 各位正在学习NIOS II的朋友们，首先感谢来“实现”的博客做客，实现在这里向各位看官鞠躬致谢了。书归正传，“实现”开设NIOS II V12.1开发系列的博 ...; 1832 17 1 18

nios

用户1779608 2015-1-21 21:15: 关于I2C和SPI总线协议; 关于I2C 和SPI总线协议 IICvs SPI 现今，在低端数字通信应用领域，我们随处可见IIC (Inter-Integrated Circuit) 和 SPI (Serial ...; 791 12 0 12

spi协议

用户1664191 2015-1-21 16:59: 时序分析经验; 1 ...; 757 11 0 11

fpga 时序约束

用户428044 2015-1-21 14:29: CPLD/FPGA基础知识（三）——IO电平兼容; 8. PLD/FPGA IO 电平兼容原则 l I/O 单元：是芯片与外界电路的接口部分，需要完成不同电气特性下对输入 / 输出信号的驱 ...; 2904 21 0 21

fpga io 电平兼容

用户428044 2015-1-21 14:05: CPLD/FPGA基础知识（二）——加载电路; 7. CPLD/FPGA 的加载电路 .JTAG/PS/AS 及 CPU 加载电路与时序要求 l 配置管脚 MSEL ...; 1716 22 0 22

fpga jtag ps 配置 as 加载电路

用户428044 2015-1-21 13:51: CPLD/FPGA基础知识（一）——FPGA的结构; CPLD/FPGA 基础知识 1. CPLD/FPGA 的发展现状和发展趋势发展方向： l 低电压，大容量，低功耗 ...; 1673 19 1 20

fpga 发展方向基本结构设计流程

用户1826728 2015-1-20 16:03: 请教关于FPGA I/O时序约束的问题; 我是中科大的一名研究生，主要做加密算法基于FPGA的实现，最近遇到了一个问题，想请教一下论坛中的高手们。我设计了一个SHA256的IP核，Quartusii 全编译之 ...; 873 8 0 8

fpga io时序约束

1 ... 113 114 115 116117118 119 120 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条