FPGA和CPLD-可编程逻辑器件-第117页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1664191 2014-12-29 13:58: verilog设计经验总结; 先记下来： 1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计 ...; 760 11 0 11

verilog

小梅哥 2014-12-29 13:48: 小梅哥和你一起深入学习FPGA之串口调试（一）(上); 大家好，这几天在各个论坛上，经常就有人在向我咨询基于FPGA的串口通信代码，大部分都是在网上下载一个现成的代码，但是在使用中就遇到了各种问题，于 ...; 4890 14 6 20

fpga verilog uart 仿真串口

用户1664191 2014-12-29 08:56: FPGA综合实现; 在综合实现这一部分，ISE主要有5个步骤 synthesize,translate,map,placeroute,generate programming File synthesize: 工具可 ...; 1414 12 0 12

fpga 综合

小梅哥 2014-12-27 15:05: 小梅哥和你一起深入学习FPGA之串口调试（一）（下）; 以上为小梅哥为了对特权同学的串口收发模块进行测试所展开的部分工作，到这里，仿真测试所需要的准备工作我们就做好了，接下来将实际进行仿真，通过仿真来分析 ...; 7326 10 11 21

fpga verilog uart 仿真串口

小梅哥 2014-12-27 14:57: 小梅哥和你一起深入学习FPGA之数码钟（下）; 图中存在较多的模块，因此在此将每个模块的功能做简单介绍： normal_keys_detect 独立按键消抖模块 Dig_Led_D ...; 1547 16 0 16

fpga 数码管独立按键数码钟

小梅哥 2014-12-27 14:32: 小梅哥和你一起深入学习FPGA之DAC驱动; 本实验中，我们使用FPGA来驱动了一片DAC芯片TLC5620，该芯片的特性如下所示： TLC5620特性： 4路8位电压输出；单电源5 ...; 3117 18 5 23

fpga dac 仿真驱动 tlc5620

小梅哥 2014-12-27 14:18: 小梅哥和你一起深入学习FPGA之PS2键盘驱动; 小梅哥和你一起深入学习FPGA之PS2键盘驱动在我们的电子系统中，当需要用到大量的按键输入时，普通的独立按键和矩阵键盘已经无法满足 ...; 2064 17 1 18

fpga verilog modelsim 仿真 ps2键盘

用户1823301 2014-12-25 23:16: 利用FPGA实现无线分布式采集系统设计; 1 引言近些年来，随着电子技术的发展，无线通信技术、计算机网络的发展，分布式无线数据采集网络技术开始兴起，并迅速的应用到各个领域。在一些地形复杂，不 ...; 1159 24 0 24

同步 FPGA 无线传输卷积编码 viterbi译码

用户1807833 2014-12-25 10:16: 评论：@西狂博客中提到的“为什么大量的人会觉得FPGA难学，引自百度贴吧”; 经典; 549 9 0 9

特权ilove314 2014-12-23 08:05: 《FPGA设计实战演练（逻辑篇）》发布中; FPGA设计实战演练（逻辑篇）（特权同学全新力作，我们一起玩转FPGA！面向初学者，实例丰富，深入浅出，带您轻松入门！） ...; 3695 14 3 17

fpga

用户387134 2014-12-22 20:38: ERROR:Pack:1107 - Pack was unable to combine the symbols listed below...; CentOS 6.5下安装了ISE 14.7，想测试jtag驱动是否安装成功。编写了一个测试程序，发现在MAP时始终报如下错误，未搜索到好的解决方案。 ERROR:Pack:1107 ...; 10148 8 2 10

错误记录

用户1664191 2014-12-18 18:32: xapp859; xilinx xapp859介绍; 1104 7 1 8

pcie

用户430155 2014-12-17 23:05: 评论：@阿昏豆博客中提到的“FPGA研发之道(1)FPGA是个什么玩意？”; hao .........; 719 17 0 17

用户1714250 2014-12-17 18:01: “软”策略构筑“硬”实力——看赛灵思FPGA如何走向新境界; FPGA 作为有史以来最具创新性的半导体器件，一直都走在架构和工艺的最前沿。也正是因其较高的技术门槛和 IP 要求，这一领域的玩 ...; 2842 33 0 33

fpga xilinx 赛灵思 sdaccel sdx

用户1790896 2014-12-16 15:17: Lpm_compare的使用; 在没有使用QuartusII自带的Lpm_compare 这个模块时，自己理解的就是很简单的比较器，没有想到用到它有符号的功能就得出不一样的结果了。 ...; 4821 26 0 26

verilog 负数

1 ... 113 114 115 116117118 119 120 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条