FPGA和CPLD-可编程逻辑器件-第110页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1740557 2015-3-22 18:09: (多图) 使用FPGA实现高效并行实时上采样; 采样就是采集模拟信号的样本。通常采样指的是下采样，也就是对信号的抽取。其实，上采样和下采样都是对数字信号进行重采，重采的采样率与原来获得该数字信号的 ...; 1855 36 0 36

FPGA FIR滤波器上采样

用户1740557 2015-3-22 18:04: 在FPGA内实现按键消抖的方法(附参考Verilog代码); 抖动的产生通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会 ...; 7981 34 0 34

按键消抖 FPGA

用户1740557 2015-3-22 17:55: (多图) FPGA开发流程：详述每一环节的物理含义和实现目标; 要知道，要把一件事情做好，不管是做哪们技术还是办什么手续，明白这个事情的流程非常关键，它决定了这件事情的顺利进行与否。同样，我们学习FPGA开发数字系统这 ...; 1311 34 0 34

开发流程 FPGA 约束静态时序

用户1740557 2015-3-22 17:50: 基于FPGA和LCOS技术的3D视频前端处理与显示系统设计; 目前，3D显示已逐渐融入到人们的生活当中，因其能再现真实的三维场景，受到了人们的广泛热爱，红蓝3D图像获取的基本原理如图1所示。摄像头采集同一场景的两路视 ...; 1668 29 0 29

FPGA 视频处理 3D显示 LCOS

用户1740557 2015-3-22 17:24: 评论：@sunyzz 博客中提到的“【转】FPGA设计总结”; 精华; 1027 28 0 28

用户1736901 2015-3-22 16:34: Quartus II TimeQuest Timing Analyzer Cookbook翻译P22-P23; Exceptions This section contains the following topics: ■ “Multicycle Exceptions” 多周期选择 ■ “False Pa ...; 1131 17 0 17

fpga 时序约束

用户1736901 2015-3-22 15:48: Quartus II TimeQuest Timing Analyzer Cookbook翻译P20-P21; P20 System Synchronous Output 系统同步输出这部分描述的约束命令是 create_clock 和 set_output_delay Figure 1–13 展示了一个典 ...; 1047 15 0 15

fpga 时序约束

用户1736901 2015-3-22 15:43: Quartus II TimeQuest Timing Analyzer Cookbook翻译P18-P19; P18 System Synchronous Input 系统同步输入这部分描述的约束命令是 create_clock 和 set_input_delay Figure 1–12 展示了一个典 ...; 969 11 0 11

fpga 时序约束

用户1736901 2015-3-22 15:41: Quartus II TimeQuest Timing Analyzer Cookbook翻译P17-P18; Tri-State Outputs Tri-state outputs allow either a valid data signal or a high impedance signal to be driven out of an input port. The t ...; 1260 15 0 15

fpga 时序约束

用户1736901 2015-3-22 13:49: Quartus II TimeQuest Timing Analyzer Cookbook翻译P14-P16; I/O Constraints I/O约束 This section contains the following topics: ■ “Input and Output Delays with Virtual Clocks” on page 1–9 输入 ...; 1342 17 0 17

fpga 时序约束

sunyzz 2015-3-22 11:27: 【博客大赛】板上系统逐渐过时，片上系统才是王道; 我们都知道，几年前，也就是传统统的 FPGA 应用场景是这样的：一个庞大的系统 ( 如电机控制或汽车娱乐系统 ) 主要由 32 位处理器、 FPGA 、电源 ...; 1947 18 1 19

博客大赛 max10

用户1736901 2015-3-21 13:36: 伪路径False Path; 定义：不用关心时序的路径。用户可以利用各种方法将伪路径排除在时序分析之外。 quartus II handbook False Paths S pecifying ...; 1333 20 0 20

fpga path false 伪路径

用户1830155 2015-3-20 19:01: 评论：@EDNChina电子工程师的设计灵感之源博客中提到的“如何学习FPGA？FPGA学习必备的基础知识”; 刚开始接触FPGA; 667 15 0 15

用户1830155 2015-3-20 15:57: (多图) FPGA开发流程：详述每一环节的物理含义和实现目标; 要知道，要把一件事情做好，不管是做哪们技术还是办什么手续，明白这个事情的流程非常关键，它决定了这件事情的顺利进行与否。同样，我们学习FPGA开发数字系 ...; 1842 18 0 18

fpga 开发流程约束静态时序

用户1819464 2015-3-20 10:39: SDSoC：嵌入式软件工程师开发SoC应用的福音; 日前，赛灵思公司（Xilinx）面向全可编程SoC和MPSoC推出了一款软件定义SoC的开发环境SDSoC。这款开发环境极大地简化了SoC的编程体验，让嵌入式控制领域的系统架 ...; 1521 20 0 20

软件工程师嵌入式设计 SoC SDSoC 硬件加速

1 ... 106 107 108 109110111 112 113 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条