FPGA和CPLD-可编程逻辑器件-第160页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

sunyzz 2013-12-7 15:20: 【博客大赛】数字滤波器的设计; 一：概念数字滤波器 (digital filter) 是由数字乘法器、加法器和延时单元组成的电路系统。其功能是对输入离散信号的数字代码在时间域进行运算处理 ...; 1714 14 0 14

博客大赛数字滤波器

用户442058 2013-12-7 12:53: Range must be bounded by constant expressions; 来自 http://bbs.eetop.cn/thread-398143-1-1.html 中， xxxyyy114 的回答。 wdata 在verilog中，冒号前后都有变量，这种语法上是不支持的。 ...; 3693 10 0 10

verilog

用户429168 2013-12-7 12:02: 老板经常打鸡血还是挺好的; 从现在开始学习FPGA; 1048 13 0 13

鸡血

1053683568_507245520 2013-12-7 11:31: 【博客大赛】利用FPGA控制VGA接口来使显示器显示彩条纹（里面包括调试中的查错检查方法）; 利用 FPGA 控制 VGA 接口来使显示器显示彩条纹最近一直在调关于通过VGA接口来控制显示器的程序，今天终于调试出结果来了，赶紧上来与大家分享一下 ...; 4865 14 1 15

显示器博客大赛 vga接口彩条纹

用户1668914 2013-12-6 22:56: FPGA乒乓操作; 前一段时间接到了一个新项目，今天开始着手写逻辑。在数据的同步缓冲设计准备使用乒乓操作，原来仅仅是限于书上看到的，现在要好好的研究一下了。 ...; 2261 22 0 22

fpga 乒乓操作

用户611588 2013-12-6 21:32: 转从D触发器的逻辑结构说明建立时间和保持时间; 上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号，低有效; D是信号输入端,Q信号输出端; 这里先说一下D触发器实现的 ...; 990 10 0 10

ns 数据分析触发锁存器

用户95599 2013-12-6 17:39: XILINX时钟倍频; 芯片：Spartan-3A，XC3S200A-4FTG256C ISE：v10.1 今天折腾了一天，终于搞定了XILINX的时钟倍频了，虽然是简单的2倍频，比较能用 ...; 2324 30 0 30

xilinx dcm 倍频

sunyzz 2013-12-6 15:00: 【博客大赛】IC低功耗设计; 一：为什么要低功耗设计便携式终端的出现手机、数码相机、笔记本电脑等要求高性能，长待机时间、重量轻如果不控制功耗，照此速度发 ...; 1366 9 0 9

ic 低功耗博客大赛

1053683568_507245520 2013-12-6 11:45: 【博客大赛】利用VHDL产生奇分频器; 利用VHDL产生占空比为50%的奇倍数分频电路一般的介绍VHDL语言的书在对分频器进行举例描述的时候，都是举得偶数倍分频的例子，因为那相对来说比较简单（ ...; 1368 13 2 15

博客大赛 50% 奇分频器

1053683568_507245520 2013-12-6 11:45: 【博客大赛】VHDL进程语句的并行执行分析; 相信许多人在学习VHDL时，都会对进程如何执行的，以及进程之间的并行执行产生疑问，本文将以下面一个具体的例子来分析单个进程的执行，与进程之间的并行执行 ...; 2260 15 7 22

博客大赛进程间的并行执行

1053683568_507245520 2013-12-6 11:44: 【博客大赛】VHDL中信号与变量的区别及赋值的讨论之变量的使用; 上一篇文章中讲述了信号的使用，在这里讲一下变量的使用变量的赋值同信号不同，变量的赋值只能在进程内部完成。 1 、变量的普通赋 ...; 3093 12 2 14

vhdl 变量博客大赛赋值

1053683568_507245520 2013-12-6 11:44: 【博客大赛】VHDL中信号与变量的区别及赋值的讨论（强烈建议大家仔细阅读全文，相信会是大家对信号的使用有个更清晰的认识）; VHDL中信号与变量的区别及赋值的讨论（强烈建议大家仔细阅读全文）相信大家在看许多介绍VHDL语言的参考书的时候都会对其中的一些关于讲解信号与 ...; 7618 17 11 28

vhdl 变量博客大赛信号赋值

用户1668914 2013-12-5 22:12: 如何使用JTAG方式配置FPGA（altera）; 今天单位一个同事画的班子已经焊好了，准备进行逻辑调试。发现上面只焊接了一个jtag口，没有AS口。调试完成不知道怎么烧写FPGA配置文件。所以，小小的研 ...; 1370 15 0 15

fpga jtag 配置芯片

用户424052 2013-12-5 10:49: win7系统安装usb blaster驱动; 在win7下安装usb blaster驱动时，win7一般把usb blaster识别成一个没感叹号的usb设备和两个有感叹号的usb blaster，需注意更新驱动要先选中那个没感叹的usb设 ...; 2125 16 1 17

win7 usb blaster

用户1668914 2013-12-4 21:48: 信号完整性-学习; 今天在培训时，王师说到了1553B的信号完整性方面的问题，信号完整性是在学校里就学到一个概念，至于怎么在项目工程中使用还是从来没有考虑过。信号完整 ...; 1099 19 0 19

信号完整性高速数字电路

1 ... 156 157 158 159160161 162 163 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条