FPGA/CPLD
首页 FPGA/CPLD
coyoo 2013-12-12 10:01
【博客大赛】所见即所得StratixII之EDA及学术开发功能描述
StratixII之EDA及学术开发功能描述 1.概述 同Stratix/Cyclone。 2.逻辑单元(Logic Cell)描述 在以前的架构中(比如Cy ...
用户443437 2013-12-11 21:38
扇出扇入
  扇出(fan-out)是一个定义单个逻辑门能够驱动的数字信号输入最大量的专业术语。大多数的TTL逻辑门能够为10个其他数字门或驱动器提供信号。所以,一个 ...
用户443437 2013-12-11 21:27
全局时钟网络的特点
全局时钟网络的特点: 为了保证到芯片的各个角落的延时尽量相等,时钟分配树首先是走到芯片的中间,再向芯片的四周分布,如图所示。所以从时钟的源端到所 ...
coyoo 2013-12-11 15:22
【博客大赛】高级设计第一章时序优化实例之并行化结构
有些逻辑结构比较庞大,所以可以将其拆分成多个更小的结构,然后这些小的逻辑结构可以并行处理,由此可以提供整个逻辑结构的处理速度。   这里还是 ...
coyoo 2013-12-11 10:37
【博客大赛】高级设计第一章时序优化实例之插入寄存器
前面用三次方函数分别展示了吞吐量和延时优化,现在我们来看看有关时序优化的实例,首先来展示插入寄存器增加流水来优化时序,给出的例子是一个FIR,原始代码 ...
coyoo 2013-12-10 19:33
【博客大赛】FPGA高级设计第二章摘选(面积优化)
  2.4 .5 使用触发器的置位和复位端口对设计进行优化            在一个给定的器件中,大部分FPGA供应商都提供了各种触发器单 ...
用户514241 2013-12-10 16:19
vlog -sv -incr +initreg=r+0
+initreg=r+0:对所有为赋初始值的寄存器赋初始值为0
用户1701511 2013-12-10 10:53
用modelsim仿真niosII,出现了错误
  用modelsim仿真niosii,,当勾选了simulation。create project simulator files 的时候,出现下图的错误   ...
用户611588 2013-12-9 18:47
拉电流 灌电流 驱动能力
电路常识性概念--拉电流、灌电流/扇出系数,驱动能力  -拉电流、灌电流 / 扇出系数的概念一般用在含有上拉电阻、下拉电阻的电路中。 拉电流与灌电流 1、 ...
coyoo 2013-12-9 16:00
【博客大赛】高级设计第一章低延迟优化实例之三次方
修改三次方代码,优化系统延迟。   以下是三次方代码修改后的代码片段: module power3c(        outp ...
coyoo 2013-12-9 12:37
【博客大赛】高级设计第一章吞吐量优化实例之三次方
在第一章有关速度优化中,原文作者给出了一个三次方的实例,原作者是以Xilinx器件以及Synplify综合工具为例。这里笔者用Quartus运行,我们来看看第一个例子, ...
用户514241 2013-12-9 08:20
k7_mem
k7_mem
用户443437 2013-12-8 23:57
Altera技术发展里程碑
  Altera技术发展里程碑    Altera由Robert Hartmann、Michael Magranet、Paul Newhagen和Jim Sansbury于1983年创立,这些有远见的人们对当 ...
用户1726643 2013-12-8 21:00
2010年度十大热门博客文章
2010年度最热门博客排行前10名,根据的是2010年被“顶”次数进行的排行。在下面的Top 10的博客中,有专业知识的总结,有入行的心得体会,在引起大多数网友朋友 ...
用户1726643 2013-12-8 20:59
EDN China 书友会集锦
       “也许人们会忘记你做过多少项目,干过多少工程,但一定会记住你写过的一本好书。” 2008年,EDNChina的资深网友程序匠人同学出版了《匠人手记》 ...
关闭 站长推荐上一条 /3 下一条