FPGA和CPLD-可编程逻辑器件-第159页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户442058 2013-12-31 10:00: 【way to timing closure】PART3 代码风格; 引子中提到的那个设计，已经基本完成了。优化后，电路工作的时钟频率提升了一倍左右，还是有明显效果的。在通向时序收敛的路途中，Xilinx的 ...; 1596 21 0 21

复位 hdl 代码风格关键路径

用户442058 2013-12-31 09:59: Verilog HDL 中的有符号数; 今天有一个学弟问我 Verilog 中 reg（或 wire）是否加 signed 关键字的区别。回答他之后，总结如下。其实，两者的区别和计算机中有符号数和无符号数的区 ...; 1711 15 0 15

fpga 有符号数

用户442058 2013-12-31 09:57: 【way to timing closure】PART2 综合选项设置; 这里想说一下我对综合选项的设置。设置的依据是ISE的帮助，网上的资料，以及自己的理解。请大家能为我指正设置得不合理的地方。没有提及的选项采 ...; 1320 19 0 19

fpga xst

特权ilove314 2013-12-29 19:11: 以太网，FPGA就一定能搞定系列之MACRAW模式下的ARP请求; 以太网，FPGA 就一定能搞定系列之MACRAW模式下的ARP请求本系列博文节选自特权同学的FPGA开发电子书《SF-CY3 FPGA套件开发指南》。最新设计文档 ...; 8893 14 2 16

fpga 以太网

用户427466 2013-12-27 16:08: 【赠书活动】第二批获奖名单诞生！; 随着圣诞老人的离开，我们的活动也已进入尾声，感谢大家一直以来对活动的殷切关注和积极参与，同时也要感谢EDN编辑辛苦地整理获奖 ...; 1269 17 0 17

fpga altera verilog xilinx

coyoo 2013-12-27 10:21: 新书封面新鲜出炉; 1529 11 11 22

altera 新书

用户450230 2013-12-25 21:11: 评论：@专注的力量博客中提到的“FPGA入门简介-转载至foreveryoung”; 如何学习FPGA1; 626 1 0 1

用户450230 2013-12-25 21:05: 评论：@专注的力量博客中提到的“fpga学习日记35，fpga学习的一些误区”; FPGA学习基础; 530 1 0 1

用户1648762 2013-12-24 22:18: 按键消抖部分; 看完特权同学的视频后，自己做按键消抖这课，上次出了点问题，一直没成功，今天终于完成了。 module key_shake( clk,rst_n,key_n, led ...; 1012 17 0 17

每天进步一点点

特权ilove314 2013-12-24 19:29: 以太网，FPGA就一定能搞定系列之芯片基本通信; 以太网， FPGA 就一定能搞定系列之芯片基本通信本系列博文节选自特权同学的 FPGA 开发电子书《 SF-CY3 FPGA 套件开发指南》。 ...; 4245 12 1 13

fpga 以太网

coyoo 2013-12-24 15:12: 新书《深入理解Altera FPGA 应用设计》出版倒计时; 内容简介本书结合作者多年工作实践，以开发流程为主线，通过大量实例详细介绍了FPGA开发、调试方面的一些基本方法和独特技巧 ...; 2436 16 17 33

altera

14024036_171753341 2013-12-24 08:40: FPGA调试技术加快硅前验证; 随着基于FPGA进行原型设计的复杂性不断增加，市场对更好调试技术的需求也日益增加。FPGA原型设计可用于验证、早期软件开发、概念证明等，因此变得非常重要。它的 ...; 1211 24 0 24

调试 FPGA 硅前验证

14024036_171753341 2013-12-24 08:38: Altera电源优化的FPGA参考设计降低电源设计难度; FPGA是一种非常复杂的数字处理器，并且其中还包含了高性能的模拟器件，因此，如何给它提供电流非常具有挑战性。另外，Stratix10系列FPGA采用了14nm工艺，这意味 ...; 1479 27 0 27

电源 FPGA Altera SoC Cyclone 参考设计 V

用户224096 2013-12-22 21:49: FPGA篇之码元同步DPLL设计; 在介绍本文之前，要从本人参加 2011 年全国大学生电子设计竞赛说起。我们队选择的是 E 题《简易数字信号传输性能分析仪》，其中一个要求是还原出曼彻斯特编码的 ...; 3380 22 2 24

fpga dds 码元同步 dpll

用户224096 2013-12-21 23:59: FPGA篇之带FIFO的UART设计; UART 是最常用的串行通信方式，几乎每一款 MCU 或者处理器都有 UART 。但是很多 MCU 的 UART 都没有带硬件 FIFO ，而一般嵌入式处理器的 UART 都带硬件 FIFO ...; 7864 32 1 33

fpga uart fifo 总线

1 ... 155 156 157 158159160 161 162 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条