FPGA和CPLD-可编程逻辑器件-第159页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1668914 2013-12-14 10:35: ISE工具和它生成的文件; 在ISE系列软件中，CPLD/FPGA设计的实现主要包括转换(Translate)、映射(Map)、布局布线(PlaceRoute)和时间参数提取(Timing)等几个方面。 1.转换 ...; 1176 19 0 19

文件 ise工具

用户1668914 2013-12-14 10:33: Xilinx ISE 各类文件简述 -- EDIF（转）; 2010-08-25 10:54:42 | 分类： EDA | 标签： | 字号大中小订阅说到LPM（Library of Par ...; 4758 17 0 17

xilinx ise edif 文件简述

用户1668914 2013-12-14 10:25: GSM给您解释解释XILINX Implement的选项的含义（完成）; 原文地址： http://bbs.21ic.com/icview-286494-1-1.html 所谓实现（Implement）是将综合输出的逻辑网表翻译成所选器件的底层模块与硬件原语 ...; 1782 14 0 14

fpga xilinx ise软件使用

用户514241 2013-12-13 12:35: a-x-i; aa; 773 9 0 9

aa

coyoo 2013-12-12 10:01: 【博客大赛】所见即所得StratixII之EDA及学术开发功能描述; StratixII之EDA及学术开发功能描述 1．概述同Stratix/Cyclone。 2．逻辑单元（Logic Cell）描述在以前的架构中（比如Cy ...; 2189 25 2 27

博客大赛 stratix alm wysiwyg

用户443437 2013-12-11 21:38: 扇出扇入; 扇出（fan-out）是一个定义单个逻辑门能够驱动的数字信号输入最大量的专业术语。大多数的TTL逻辑门能够为10个其他数字门或驱动器提供信号。所以，一个 ...; 879 14 1 15

fpga

用户443437 2013-12-11 21:27: 全局时钟网络的特点; 全局时钟网络的特点：为了保证到芯片的各个角落的延时尽量相等，时钟分配树首先是走到芯片的中间，再向芯片的四周分布，如图所示。所以从时钟的源端到所 ...; 1093 8 0 8

fpga

coyoo 2013-12-11 15:22: 【博客大赛】高级设计第一章时序优化实例之并行化结构; 有些逻辑结构比较庞大，所以可以将其拆分成多个更小的结构，然后这些小的逻辑结构可以并行处理，由此可以提供整个逻辑结构的处理速度。这里还是 ...; 2708 19 0 19

博客大赛时序优化

coyoo 2013-12-11 10:37: 【博客大赛】高级设计第一章时序优化实例之插入寄存器; 前面用三次方函数分别展示了吞吐量和延时优化，现在我们来看看有关时序优化的实例，首先来展示插入寄存器增加流水来优化时序，给出的例子是一个FIR，原始代码 ...; 2274 20 0 20

博客大赛 fir 时序优化

coyoo 2013-12-10 19:33: 【博客大赛】FPGA高级设计第二章摘选（面积优化）; 2.4 ．5 使用触发器的置位和复位端口对设计进行优化在一个给定的器件中，大部分FPGA供应商都提供了各种触发器单 ...; 4114 21 2 23

博客大赛高级设计面积优化

用户514241 2013-12-10 16:19: vlog -sv -incr +initreg=r+0; +initreg=r+0:对所有为赋初始值的寄存器赋初始值为0; 1527 8 0 8

initreg

用户1701511 2013-12-10 10:53: 用modelsim仿真niosII，出现了错误; 用modelsim仿真niosii，，当勾选了simulation。create project simulator files 的时候，出现下图的错误 ...; 1079 13 0 13

fpga

用户611588 2013-12-9 18:47: 拉电流灌电流驱动能力; 电路常识性概念--拉电流、灌电流/扇出系数，驱动能力 -拉电流、灌电流 / 扇出系数的概念一般用在含有上拉电阻、下拉电阻的电路中。拉电流与灌电流 1、 ...; 1387 9 0 9

电路芯片电流驱动总线

coyoo 2013-12-9 16:00: 【博客大赛】高级设计第一章低延迟优化实例之三次方; 修改三次方代码，优化系统延迟。以下是三次方代码修改后的代码片段： module power3c( outp ...; 3535 19 0 19

博客大赛低延迟

coyoo 2013-12-9 12:37: 【博客大赛】高级设计第一章吞吐量优化实例之三次方; 在第一章有关速度优化中，原文作者给出了一个三次方的实例，原作者是以Xilinx器件以及Synplify综合工具为例。这里笔者用Quartus运行，我们来看看第一个例子， ...; 1559 18 0 18

博客大赛速度优化

1 ... 155 156 157 158159160 161 162 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条