FPGA和CPLD-可编程逻辑器件-第155页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

wdzfd 2014-1-19 16:48: 一位工程师的FPGA项目开发经验总结; 1. 要和人配合。以我们做硬件的工程师为例，测试的时候一般都需要软件的配合，一个对硬件来说无比复杂的工作，可能在软件工程师看来就是几行简单的代 ...; 7747 23 2 25

fpga项目开发经验总结

sunyzz 2014-1-15 21:33: 【博客大赛】SOC自问自答; 问题一：什么是 SOC ？ Altera SOC 具有哪些特点以及应用？答：定义： SoC 称为系统级芯片（ system on chip ），也有称片上系统 ...; 2707 15 2 17

博客大赛 soc

用户613470 2014-1-15 16:58: 基于FPGA的高斯白噪声发生器设计; 　　 0 引言　　现代通讯电子设备的抗干扰测试已经成为必须的测试项目，主要的干扰类型为噪声干扰。在通信信道测试和电子对抗领域里，噪声始终是最基本、 ...; 1424 20 0 20

白噪声高斯发生器 FPGA

coyoo 2014-1-15 15:07: 【博客大赛】时序优化之关键路径重组实例; 这个实例是为了显示如何通过重组路径来对设计时序进行优化，首先我们来看原书给出的为优化的实例代码。以下是优化之前的代 ...; 1641 14 0 14

博客大赛时序优化

用户76946 2014-1-15 11:17: Xilinx解读 UltraScale产品阵容; 不久前，赛灵思（Xilinx)全球高级副总裁、亚太区执行总裁汤立人在京宣布，Xilinx 20nm All Programmable UltraScale产品系列已面世 ...; 5366 22 0 22

programmable解決方案

sunyzz 2014-1-15 09:50: 【博客大赛】CPLD自问自答; 1、您在之前的设计中是如何扩展微控制器I/O引脚的？使用了哪些芯片？有什么问题或是经验吗？在设计中扩展微控制器I/O引脚使用的译码器有74LS138、74LS139、74L ...; 2090 6 0 6

博客大赛 cpld；io

用户1675578 2014-1-13 23:59: 记录下FPGA代码中碰到过的一些诡异BUG(不断更新中); 1.某实时视频显示系统，FPGA调试过程中曾经碰到过第一次综合下载结果同第二次综合下载结果不同的现象（第二次显示器显示的图像有缺位现象）。十分确定没有弄 ...; 782 4 1 5

bug fpga调试

coyoo 2014-1-13 16:04: 《深入理解Altera FPGA 应用设计》新鲜出炉啦; 新书《深入理解Altera FPGA 应用设计》已经出版啦！！！！; 3072 15 3 18

新书

用户442058 2014-1-12 09:58: 【way to timing closure】PART5 结语; 关于前一段时间优化电路速度工作的总结到这里就结束了。其实之前还打算通过使用位置约束，将各个模块约束在较小的范围内，以使 EDA 软件实现出更优化的电 ...; 899 17 0 17

fpga

用户442058 2014-1-12 09:57: 【way to timing closure】PART4 高速电路的设计方法; 在上一个部分中，说明了几种自己总结的利于设计出高速电路的代码风格。这里其实暗含着下面这样的场景：电路已经设计好了，而且已经很棒，只是需要用风格 ...; 1381 16 0 16

fpga 时序收敛

特权ilove314 2014-1-10 20:03: 以太网，FPGA就一定能搞定系列之UDP传输实例; 以太网，FPGA就一定能搞定系列之UDP传输实例本系列博文节选自特权同学的FPGA开发电子书《SF-CY3 FPGA套件开发指南》。最新设计文档下载地址：htt ...; 12863 16 3 19

fpga 以太网

用户443437 2014-1-10 01:36: 对SDRAM的时序（初始化阶段）有了一个新的理解; SDRAM需要初始化也许很多人都不知道，在其SDRAM芯片内部有一个逻辑控制单元，并且有一个模式寄存器（MR，mode register）为其提供控制参数。如图1所示。 ...; 2323 12 2 14

fpga

用户443437 2014-1-9 17:58: FPGA的功耗问题; FPGA器件的一个比较特别的现象是其上电瞬间的电流比较大，有时候甚至大于芯片正常工作的电流，这是因为FPGA内部的逻辑和互连线资源（SRAM工艺）在上电的瞬间 ...; 942 6 0 6

fpga

coyoo 2014-1-8 16:32: 【博客大赛】时序优化之寄存器平衡实例; 我们知道在组合逻辑之间插入寄存器可以优化设计的时序，而如果只是调整寄存器的位置来优化实现，这种技术被称为寄存器平衡。《高级设计》一书中 ...; 1897 17 2 19

博客大赛时序优化寄存器平衡

coyoo 2014-1-8 10:10: 【博客大赛】PET符合电路逻辑实现思考; 笔者在PET电子学基础一文中的最后提到了PET电子学一个关键技术就是符合电路，当前实现该电路多采用逻辑器件，如FPGA，来实现。图1为上一篇博文最 ...; 2494 18 0 18

博客大赛 pet 符合

1 ... 151 152 153 154155156 157 158 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条