FPGA和CPLD-可编程逻辑器件-第162页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1668914 2013-12-8 16:55: PCI9052内部等待机制; 最近的一个板子用了PCI9052，local端接到了CPLD上，没有给local时钟。cpld的下行接了一片AD，用于采集AD数据。原来的设计中都是采用外部等待方式，连接l ...; 1015 19 0 19

pci9052 内部等待

coyoo 2013-12-8 11:13: 【博客大赛】ALTERA所见即所得原语结构开篇; WYSIWYG，所见即所得，即What you see is what you get的缩写。最近在altera的英文论坛跟人交流TDC设计心得，觉得对于FPGA的底层结构能了解还是尽量了解。论 ...; 3559 24 2 26

altera 博客大赛 wysiwyg

coyoo 2013-12-8 11:13: 【博客大赛】所见即所得之Cyclone II架构中LE的详细描述; 1 ．概述 ALTERA的器件手册虽然介绍了LE，但是有些非常细节的内容在器件的handbook里是找不到的。实际上，大部分应用中FPGA工程师是 ...; 5609 24 9 33

altera cyclone 博客大赛 wysisyg

coyoo 2013-12-8 11:13: 【博客大赛】所见即所得之Cyclone II架构中LE的详细描述（续）; 续前篇： ----------------------------------我是分割线-------------------------------------------------------------- 3 ． LE 寄存器原语 ...; 2466 19 1 20

altera 博客大赛 cycloneii wysisyg

coyoo 2013-12-8 11:13: 【博客大赛】所见即所得之逻辑单元端口取反结构实例分析; 在FPGA TDC设计的时候遇到一个问题，即逻辑单元的输入端口似乎被取反了。根据前面博文对所见即所得的简单展示，使得我们了解到了ALTERA器 ...; 2019 18 1 19

altera 博客大赛 alm

coyoo 2013-12-8 11:12: 【博客大赛】所见即所得之Stratix和Cyclone架构EDA及学术开发功能描述; Stratix和Cyclone架构EDA及学术开发功能描述 1．概述本文是Stratix和Cyclone器件架构中各种所见即所得原语用户手册的部分 ...; 2136 21 0 21

altera cyclone 博客大赛 wysisyg startix

用户1726775 2013-12-7 21:46: 求助！！！！！关于sopc的; 请问下，如何在sopc上面建立一个2M大小16位的sram啊; 522 5 0 5

sopc

sunyzz 2013-12-7 16:50: 【博客大赛】脉动阵列的设计; 一：定义脉动阵列：数据流同步流过相邻的二维阵列单元的处理器结构，一般不同方向流过不同数据。如下图：二维不同数据在同一时钟下依次 ...; 1367 17 0 17

博客大赛脉动矩阵

sunyzz 2013-12-7 15:20: 【博客大赛】数字滤波器的设计; 一：概念数字滤波器 (digital filter) 是由数字乘法器、加法器和延时单元组成的电路系统。其功能是对输入离散信号的数字代码在时间域进行运算处理 ...; 1769 18 0 18

博客大赛数字滤波器

用户442058 2013-12-7 12:53: Range must be bounded by constant expressions; 来自 http://bbs.eetop.cn/thread-398143-1-1.html 中， xxxyyy114 的回答。 wdata 在verilog中，冒号前后都有变量，这种语法上是不支持的。 ...; 3753 13 0 13

verilog

用户429168 2013-12-7 12:02: 老板经常打鸡血还是挺好的; 从现在开始学习FPGA; 1092 15 0 15

鸡血

1053683568_507245520 2013-12-7 11:31: 【博客大赛】利用FPGA控制VGA接口来使显示器显示彩条纹（里面包括调试中的查错检查方法）; 利用 FPGA 控制 VGA 接口来使显示器显示彩条纹最近一直在调关于通过VGA接口来控制显示器的程序，今天终于调试出结果来了，赶紧上来与大家分享一下 ...; 4936 15 1 16

显示器博客大赛 vga接口彩条纹

用户1668914 2013-12-6 22:56: FPGA乒乓操作; 前一段时间接到了一个新项目，今天开始着手写逻辑。在数据的同步缓冲设计准备使用乒乓操作，原来仅仅是限于书上看到的，现在要好好的研究一下了。 ...; 2342 25 0 25

fpga 乒乓操作

用户611588 2013-12-6 21:32: 转从D触发器的逻辑结构说明建立时间和保持时间; 上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号，低有效; D是信号输入端,Q信号输出端; 这里先说一下D触发器实现的 ...; 1052 10 0 10

ns 数据分析触发锁存器

用户95599 2013-12-6 17:39: XILINX时钟倍频; 芯片：Spartan-3A，XC3S200A-4FTG256C ISE：v10.1 今天折腾了一天，终于搞定了XILINX的时钟倍频了，虽然是简单的2倍频，比较能用 ...; 2529 30 0 30

xilinx dcm 倍频

1 ... 158 159 160 161162163 164 165 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条