FPGA和CPLD-可编程逻辑器件-第189页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1601656 2013-8-2 16:33: 思---IIR滤波器设计方法; Impulse invariance, Bilinear transformation 。首先要明确一点，我们是单纯地设计数字滤波器，和采样模拟信号没有任何关系，滤波器的指标 ...; 1088 11 0 11

模拟滤波器数字滤波 a

用户1601656 2013-8-2 16:18: 思--初识matlab---Simulink的FIR滤波器设计和仿真; 一直对信号分析与处理有着比较浓厚的兴趣，只可惜数学水平挺一般，难以将兴趣发展为 job ，因此就蜻蜓点水了。公司里的几乎人人都会 simulink ，而我 ...; 7244 17 1 18

滤波器模块滤波设置 a

coyoo 2013-8-2 15:04: 【博客大赛】ModelSim自动化仿真问题一例; 今天要仿真的时候遇到一个问题，当我点击batch文件启动自动仿真时，dos界面一闪而过，ModelSim软件并没有成功启动。虽然有一段时间没有使用ModelSim仿真了， ...; 1857 19 0 19

altera modelsim 博客大赛

用户436773 2013-8-1 20:08: 基于DSP Builder的DDS设计; 为了更熟练地掌握DSP Builder的设计技能。决定找几个相关的例子来做一下。今天，其实是昨天就把模型搭建好了，只是一直不出波形。先来看一下，我参照书上搭建 ...; 1133 18 2 20

dds dsp_builder

用户1687253 2013-8-1 18:47: 关于modulsim10.0c仿真问题; 刚刚开始接触modelsim仿真，今天对一个简单的源代码进行仿真，当我将源代码和textbench加载到modelsim库中编译通过后，点击仿真出现了下面的这个情况： ...; 2292 10 0 10

modelsim仿真

特权ilove314 2013-8-1 14:39: SF-CY3 FPGA套件开发指南 Ver6.12 pdf发布; 2013-07-28 V6.12 更新8.6.6小节。; 2633 13 14 27

fpga 特权同学

sunyzz 2013-8-1 11:05: 【博客大赛】夏宇闻《verilog数字系统设计教程》语法注意事项—总结; 夏宇闻《 verilog 数字系统设计教程》语法注意事项 — 总结第三章：数据类型及其常量和变量 1 ）网络（ wire ）类型的变量不能存储值，而且必 ...; 1637 21 0 21

verilog 博客大赛夏宇闻

用户146492 2013-7-31 19:36: 基于FPGA的智能超声波功率源的设计; 　　近年来,超声波在工业中的应用不断涌现,比如超声波探伤,超声波清洗等等。伴随着超声研究的热门，如何有效的产生符合要求的超声波功率源也变的迫切起来，其性 ...; 1392 8 0 8

超声波 FPGA DDS 功率源

用户1718548 2013-7-31 14:28: [博客大赛]16位乘法器实验; 今天半想半参考的写完了一个16位乘法器，整个过程还算简单，代码最主要的部分就是移位计算的部分。在写的过程中，最开始的一次移位部分的代码只有 /*--- ...; 1365 18 0 18

博客大赛乘法器 16位进位

用户1718548 2013-7-31 14:28: [博客大赛]johnson流水灯实验; 昨天把johnson流水灯的实验做了，还是脑子清醒的时候好，一会儿就写完了并且成功运行了。其实johnson流水灯就是普通的流水灯加上一些按键控制而已，这个过 ...; 1309 18 2 20

博客大赛按键消抖按键控制 johnson流水灯脉冲边沿检测

用芯创造未来 2013-7-31 10:40: 《对做技术的一点思考》之第一份工作小结; 时间过的真快，前不久才写了篇《对做技术的一点思考》博文，那时刚刚决定自己第一份工作的去处。现在，我已经在工作单位工作了将近2个月了 ...; 2583 25 7 32

技术小结

用户436773 2013-7-31 01:29: 基于DSP Builder的FIR设计; 今天学习了用DSP Builder设计一个低通FIR滤波器。按照参考书籍的提示，一步步的完成了这个简单的设计。简单是简单，但足以了解利用DSP Builder开发的大概流程 ...; 1133 20 0 20

fir dspbuilder

用户245620 2013-7-30 23:45: FPGA时序不收敛的几种改进方法; 在高速FPGA设计中,通过STA,往往会发现时序不满足要求的情况,可以采取修改代码、重设综合属性或添加约束等方法加以改进。由于后两种方法不会 ...; 5424 14 5 19

fpga

用户1718712 2013-7-30 09:56: dBc/Hz@100Hz 是什么意思; -125dBc/Hz@100Hz 的含义是在离开F0基准频率100HZ的地方，也就是说在F0+100HZ或F0-100HZ处的信号功率比F0处弱105DB, 其中，dBc是以dB为单位的该频率 ...; 2790 9 0 9

时钟稳定度

用户430161 2013-7-29 09:20: 评论：@EDNChina电子工程师的设计灵感之源博客中提到的“更新！！FPGA经典100问五大分类全部上映！”; useful; 914 14 0 14

1 ... 185 186 187 188189190 191 192 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条