FPGA和CPLD-可编程逻辑器件-第186页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户443437 2013-8-22 14:52: 如何达到出神入化的倍分频; 如何达到出神入化的倍分频接触FPGA已经有一段时间了，像流水灯，数码管显示，计数器计数，甚至比较大的工程，都会用到将全局时钟进行分频或者倍 ...; 644 9 0 9

liang890319_284707880 2013-8-22 08:16: fpga学习日记2，开发工具使用概览; fpga设计流程虽然流程和单片机开发有很大的差别但是从开发工具上来看也是编码--编译---仿真---配置---下载大致流程还是有点相似的 ...; 2303 15 1 16

fpga quartus

FPGADeveloper 2013-8-22 00:56: 高速DAC板; DAC模块，是基于AD9708 DAC器件开发的高速DAC模块，量化位宽为8bit，转化率达到100Msps+。其模块如下： ...; 915 10 0 10

liang890319_284707880 2013-8-21 20:24: fpga学习日记3，原理图法建立第一个工程; 熟悉一个开发环境往往是没那么简单的就QUARTUS 11就装了快一个小时先安装11.0_quartus_windows.exe 再安装11.0_d ...; 1634 11 3 14

fpga quartus

用户443437 2013-8-21 20:18: 痛并快乐着，我的FPGA; 痛并快乐着，我的FPGA 选择FPGA是一个偶然的巧合。就像许多大学生一样，读个大学就是享受，就是为了拿个文凭，没有错，你可以选择这样的一条道路走 ...; 1150 9 6 15

fpga之感悟

用户441527 2013-8-21 19:16: 错误1; 仿真时，值赋不上。s_2,什么的都是高阻态 always @(posedge clk or negedge rst_n) if( !rst_n )begin b_1=32'd0; a_1=32'd0; ...; 507 2 0 2

fpga

sunyzz 2013-8-21 16:06: 【转好文】静态时序分析STA; 1. 背景静态时序分析的前提就是设计者先提出要求，然后时序分析工具才会根据特定的时序模型进行分析，给出正确是时序报告。　　进行静态时 ...; 2053 16 0 16

静态时序分析

liang890319_284707880 2013-8-21 13:29: fpga学习日记5，第一个Verilog实例; 建立第一个基于verilog的工程用按键控制蜂鸣器（ps 从网上下载的深入浅出玩转FPGA视频教程确实不错） 1，新建工程 ...; 3487 8 2 10

fpga quartus

liang890319_284707880 2013-8-21 12:56: fpga学习日记4，原理图和代码混合工程初步; 记录下流程自底向上先设计图元然后在原理图中使用新建工程新建代码文件并加入工程将代 ...; 1824 9 0 9

fpga quartus

FPGADeveloper 2013-8-20 23:19: 去年做了个项目，相关的安排，与大家分享下; 基于Xilinx MicroBlaze 超声系统项目 1 16通道高速LVDS ADC 2 2通道DAC 3 USB接口 4 SPI接口 5 I2C接口 6 千兆以太网 7 复杂的 ...; 1185 13 0 13

fpga

用户441847 2013-8-20 21:10: CRC码的FPGA的verilog实现与仿真; 具体的原理请参考 http://www.cnblogs.com/BitArt/archive/2012/12/26/2833100.html ，在此不讲原理。。。。。。。。。。贴出代码 /******************** ...; 1580 7 0 7

fpga crc码

用户439204 2013-8-20 17:34: 京微雅格FPGA芯片山系列之M5; 京微雅格FPGA芯片山系列之M5是目前应用广泛的一款CAP(SOC)芯片，集成了6K的查找表和超高性能的8051内核。关键特性可编程系统（CME-M5 C/CME-M5 ...; 1345 8 0 8

京微雅格 m5

用户439204 2013-8-20 16:20: Primace结合modelsim进行仿真设计; Primace 结合 modelsim 进行仿真设计京微雅格的自主研发的 EDA 工具 Primace 是支持调用第三方工具 modelsim 进行仿真开发的，在 Primace ...; 1948 6 0 6

modelsim primace

liang890319_284707880 2013-8-20 09:50: fpga学习日记1，初识altera fpga; 刚开始打算学习fpga的时候看到有人也是争论fpga入门是学altera的还是xilinx 其实各有所长这两个哪个都ok不同的场合可能要用不同的片子而已 ...; 2210 10 0 10

fpga

用户442596 2013-8-17 12:32: Altera Quartus II软件v13.0实现世界上最快的FPGA设计; Altera公司今天宣布推出Quartus II软件13.0版，这一软件实现了性能最好的FPGA和SoC，提高了设计人员的效能。28 nm FPGA和SoC用户的编译时间将平均缩短25%。与以 ...; 1072 19 0 19

FPGA Altera DSP设计 SoC

1 ... 182 183 184 185186187 188 189 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条