FPGA和CPLD-可编程逻辑器件-第183页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户449796 2013-8-27 14:19: [博客大赛]通过opencv来显示3D摄像头采集到的深度图像(一); 调用opencv来显示深度图像，显示的内容是由matlab得到的mat文件，mat数据格式是matlab的数据存储的标准格式，此mat文件中的数据意思是的指实际场景中 ...; 6841 21 0 21

matlab 3d 博客大赛 opencv graphic

用户404583 2013-8-27 13:38: 如何学习FPGA？FPGA学习必备的基础知识; FPGA已成为现今的技术热点之一，无论学生还是工程师都希望跨进FPGA的大门。网络上各种开发板、培训班更是多如牛毛，仿佛在告诉你不懂FPGA你就OUT啦。那么我们要 ...; 561 1 0 1

coyoo 2013-8-27 13:19: 【博客大赛】SDRAM控制器逻辑调试问题记录; 问题1：刷新周期这个问题在博文http://bbs.ednchina.com/BLOG_ARTICLE_3003567.HTM中已有记录，之前是关于4096和8192刷新周期的问题，即SDRAM ...; 1828 15 0 15

altera sdram 博客大赛

liang890319_284707880 2013-8-27 10:22: fpga学习日记12，Verilog基础模块之比较器; (本文代码均来自于网络附件130个verilog源码实例) 先推荐两个verilog代码在线高亮工具 Tohtml http://tohtml.com/verilog/ ...; 4494 20 0 20

fpga verilog

liang890319_284707880 2013-8-27 10:20: fpga学习日记12，Verilog基础模块之编码译码器; 说明：代码均来自于网络本文涉及 8-3线编码器 7段译码器 3-8线译码器 130多个verilog源码文件见本文附件 ...; 1414 16 0 16

fpga verilog 模块

liang890319_284707880 2013-8-26 14:59: fpga学习日记11，Verilog函数和任务; Verilog 编译命令，任务和函数编译命令和C语言其实是很相似的看一下基本就能理解编译命令 `include “文件 ...; 2287 13 1 14

fpga verilog

ash_riple_768180695 2013-8-26 10:21: 学习SystemVerilog（二）——学习它的理由; 学习SystemVerilog的理由也很多，我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中，总结出了SystemVerilog在 ...; 10468 26 1 27

systemverilog

ash_riple_768180695 2013-8-26 10:19: 学习SystemVerilog（一）——不学习它的理由; 想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习，怎奈内容众多，找不出入手点和重点，只能望而却步。虽然手头有三本Sys ...; 28083 30 2 32

systemverilog

liang890319_284707880 2013-8-25 09:36: fpga学习日记10，初识verilog模块化设计; 本文分两个部分一，Verilog基础简单复习二，模块化设计 Verilog基础简单复习加 ...; 6523 12 3 15

fpga quartus verilog

用户1444007 2013-8-24 22:48: 一种奇偶通用占空50%分频电路; 一种奇偶通用占空50%分频电路 Iyoyoo @ 2013/8/24 在数字逻辑电路中，分频器是一种基本电路，通常对给定 ...; 1435 20 0 20

verilog modelsim 通用分频奇偶分频电路

liang890319_284707880 2013-8-24 21:59: fpga学习日记9，fpga常见模块与modelsim仿真; 本文先简单列举了fpga/CPLD开发常用模块然后通过一个实例学习下modelsim的仿真流程第一部分：模块是构成 ...; 3530 12 0 12

fpga quartus verilog

特权ilove314 2013-8-24 14:04: 基于DMA组件的SD卡数码相框; 基于 DMA 组件的 SD 卡数码相框本实例发布于《 SF-CY3 FPGA 套件开发指南 Ver6.15 （ by 特权同学） ...; 3077 21 1 22

dma 数码相框

liang890319_284707880 2013-8-24 11:02: fpga学习日记7，Verilog数据与赋值; 基本学习计划初识verilog Verilog 数据和赋值 Verilog 预处理 Verilog 建模以及实例 Verilog 仿真以 ...; 13077 12 4 16

fpga quartus verilog

liang890319_284707880 2013-8-23 19:36: fpga学习日记8，modelsim入门; 使用verilog编好程序后总要编译和仿真的来看看自己写的程序对不对这时modelsim就派上用场了开发arm的时候mdk既能编译又能配合 ...; 1508 12 0 12

fpga verilog modelsim

FPGADeveloper 2013-8-23 10:43: 创芯SOC有图有真相; 焊接没焊接好，飞线了; 1135 9 1 10

创芯soc有图

1 ... 179 180 181 182183184 185 186 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条