FPGA/CPLD
首页 FPGA/CPLD
特权ilove314 2013-8-24 14:04
基于DMA组件的SD卡数码相框
基于 DMA 组件的 SD 卡数码相框          本实例发布于《 SF-CY3 FPGA 套件开发指南 Ver6.15 ( by 特权同学) ...
liang890319_284707880 2013-8-24 11:02
fpga学习日记7,Verilog数据与赋值
  基本学习计划 初识verilog Verilog 数据和赋值 Verilog 预处理 Verilog 建模以及实例 Verilog 仿真 以 ...
liang890319_284707880 2013-8-23 19:36
fpga学习日记8,modelsim入门
使用verilog编好程序后总要编译和仿真的 来看看自己写的程序对不对 这时modelsim就派上用场了 开发arm的时候mdk既能编译 又能配合 ...
FPGADeveloper 2013-8-23 10:43
创芯SOC有图有真相
焊接没焊接好,飞线了                
FPGADeveloper 2013-8-23 10:38
创芯Xilinx Microblaze 学习系列第三集
用创芯SOC开发板设计的效果   超级终端 显示   #include "stdio.h" #include "xgpio.h" #include "xparameters.h ...
FPGADeveloper 2013-8-23 10:38
创芯Xilinx Microblaze 学习系列第二集
基于 TMAC 和 lwip 的三态以太网设计 一、  系统架构 1.      总线决定硬件架构 AXI4 和 PLB 总线用 ...
FPGADeveloper 2013-8-23 10:38
创芯Xilinx Microblaze 学习系列第一集
创芯Xilinx Microblaze 学习系列第一集 Xilinx ISE Design Suite 13.2 The MicroBlaze™ embedded processor soft core is a reduced instruction se ...
liang890319_284707880 2013-8-22 17:06
fpga学习日记6,初识Verilog
  Altera 开发环境倒是学着不难 Verilog 是真心不容易学习 fpga 设计的一些常识知识也是需要慢慢积累   虽说Verilog 和C 有很多 ...
用户443437 2013-8-22 14:52
如何达到出神入化的倍分频
如何达到出神入化的倍分频 接触FPGA已经有一段时间了,像流水灯,数码管显示,计数器计数,甚至比较大的工程,都会用到将全局时钟进行分频或者倍 ...
liang890319_284707880 2013-8-22 08:16
fpga学习日记2,开发工具使用概览
fpga设计流程虽然流程和单片机开发有很大的差别 但是从开发工具上来看也是编码--编译---仿真---配置---下载    大致流程还是有点相似的 ...
FPGADeveloper 2013-8-22 00:56
高速DAC板
    DAC模块,是基于AD9708 DAC器件开发的高速DAC模块,量化位宽为8bit,转化率达到100Msps+。其模块如下:     ...
liang890319_284707880 2013-8-21 20:24
fpga学习日记3,原理图法建立第一个工程
  熟悉一个开发环境往往是没那么简单的 就QUARTUS 11就装了快一个小时   先安装11.0_quartus_windows.exe 再安装11.0_d ...
用户443437 2013-8-21 20:18
痛并快乐着,我的FPGA
痛并快乐着,我的FPGA 选择FPGA是一个偶然的巧合。就像许多大学生一样,读个大学就是享受,就是为了拿个文凭,没有错,你可以选择这样的一条道路走 ...
用户441527 2013-8-21 19:16
错误1
仿真时,值赋不上。s_2,什么的都是高阻态  always @(posedge clk or negedge rst_n)     if( !rst_n )begin b_1=32'd0; a_1=32'd0; ...
sunyzz 2013-8-21 16:06
【转好文】静态时序分析STA
1.   背景      静态时序分析的前提就是设计者先提出要求,然后时序分析工具才会根据特定的时序模型进行分析,给出正确是时序报告。   进行静态时 ...
关闭 站长推荐上一条 /3 下一条