FPGA和CPLD-可编程逻辑器件-第184页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第三集; 用创芯SOC开发板设计的效果超级终端显示 #include "stdio.h" #include "xgpio.h" #include "xparameters.h ...; 2240 22 0 22

fpga microblaze xilinx

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第二集; 基于 TMAC 和 lwip 的三态以太网设计一、系统架构 1. 总线决定硬件架构 AXI4 和 PLB 总线用 ...; 2456 20 0 20

基于tmac和lwip的三态以太网设计

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第一集; 创芯Xilinx Microblaze 学习系列第一集 Xilinx ISE Design Suite 13.2 The MicroBlaze™ embedded processor soft core is a reduced instruction se ...; 981 14 0 14

fpga 基于xilinx 嵌入式系统设计与开发

liang890319_284707880 2013-8-22 17:06: fpga学习日记6，初识Verilog; Altera 开发环境倒是学着不难 Verilog 是真心不容易学习 fpga 设计的一些常识知识也是需要慢慢积累虽说Verilog 和C 有很多 ...; 1617 11 0 11

fpga quartus verilog

用户443437 2013-8-22 14:52: 如何达到出神入化的倍分频; 如何达到出神入化的倍分频接触FPGA已经有一段时间了，像流水灯，数码管显示，计数器计数，甚至比较大的工程，都会用到将全局时钟进行分频或者倍 ...; 596 6 0 6

liang890319_284707880 2013-8-22 08:16: fpga学习日记2，开发工具使用概览; fpga设计流程虽然流程和单片机开发有很大的差别但是从开发工具上来看也是编码--编译---仿真---配置---下载大致流程还是有点相似的 ...; 2242 14 1 15

fpga quartus

FPGADeveloper 2013-8-22 00:56: 高速DAC板; DAC模块，是基于AD9708 DAC器件开发的高速DAC模块，量化位宽为8bit，转化率达到100Msps+。其模块如下： ...; 876 9 0 9

liang890319_284707880 2013-8-21 20:24: fpga学习日记3，原理图法建立第一个工程; 熟悉一个开发环境往往是没那么简单的就QUARTUS 11就装了快一个小时先安装11.0_quartus_windows.exe 再安装11.0_d ...; 1586 11 3 14

fpga quartus

用户443437 2013-8-21 20:18: 痛并快乐着，我的FPGA; 痛并快乐着，我的FPGA 选择FPGA是一个偶然的巧合。就像许多大学生一样，读个大学就是享受，就是为了拿个文凭，没有错，你可以选择这样的一条道路走 ...; 1093 6 6 12

fpga之感悟

用户441527 2013-8-21 19:16: 错误1; 仿真时，值赋不上。s_2,什么的都是高阻态 always @(posedge clk or negedge rst_n) if( !rst_n )begin b_1=32'd0; a_1=32'd0; ...; 490 2 0 2

fpga

sunyzz 2013-8-21 16:06: 【转好文】静态时序分析STA; 1. 背景静态时序分析的前提就是设计者先提出要求，然后时序分析工具才会根据特定的时序模型进行分析，给出正确是时序报告。　　进行静态时 ...; 2004 16 0 16

静态时序分析

liang890319_284707880 2013-8-21 13:29: fpga学习日记5，第一个Verilog实例; 建立第一个基于verilog的工程用按键控制蜂鸣器（ps 从网上下载的深入浅出玩转FPGA视频教程确实不错） 1，新建工程 ...; 3430 8 2 10

fpga quartus

liang890319_284707880 2013-8-21 12:56: fpga学习日记4，原理图和代码混合工程初步; 记录下流程自底向上先设计图元然后在原理图中使用新建工程新建代码文件并加入工程将代 ...; 1765 9 0 9

fpga quartus

FPGADeveloper 2013-8-20 23:19: 去年做了个项目，相关的安排，与大家分享下; 基于Xilinx MicroBlaze 超声系统项目 1 16通道高速LVDS ADC 2 2通道DAC 3 USB接口 4 SPI接口 5 I2C接口 6 千兆以太网 7 复杂的 ...; 1164 12 0 12

fpga

用户441847 2013-8-20 21:10: CRC码的FPGA的verilog实现与仿真; 具体的原理请参考 http://www.cnblogs.com/BitArt/archive/2012/12/26/2833100.html ，在此不讲原理。。。。。。。。。。贴出代码 /******************** ...; 1534 7 0 7

fpga crc码

1 ... 180 181 182 183184185 186 187 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条