FPGA和CPLD-可编程逻辑器件-第185页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

liang890319_284707880 2013-8-27 10:20: fpga学习日记12，Verilog基础模块之编码译码器; 说明：代码均来自于网络本文涉及 8-3线编码器 7段译码器 3-8线译码器 130多个verilog源码文件见本文附件 ...; 1457 16 0 16

fpga verilog 模块

liang890319_284707880 2013-8-26 14:59: fpga学习日记11，Verilog函数和任务; Verilog 编译命令，任务和函数编译命令和C语言其实是很相似的看一下基本就能理解编译命令 `include “文件 ...; 2315 13 1 14

fpga verilog

ash_riple_768180695 2013-8-26 10:21: 学习SystemVerilog（二）——学习它的理由; 学习SystemVerilog的理由也很多，我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中，总结出了SystemVerilog在 ...; 10542 26 1 27

systemverilog

ash_riple_768180695 2013-8-26 10:19: 学习SystemVerilog（一）——不学习它的理由; 想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习，怎奈内容众多，找不出入手点和重点，只能望而却步。虽然手头有三本Sys ...; 28147 30 2 32

systemverilog

liang890319_284707880 2013-8-25 09:36: fpga学习日记10，初识verilog模块化设计; 本文分两个部分一，Verilog基础简单复习二，模块化设计 Verilog基础简单复习加 ...; 6620 13 3 16

fpga quartus verilog

用户1444007 2013-8-24 22:48: 一种奇偶通用占空50%分频电路; 一种奇偶通用占空50%分频电路 Iyoyoo @ 2013/8/24 在数字逻辑电路中，分频器是一种基本电路，通常对给定 ...; 1480 20 0 20

verilog modelsim 通用分频奇偶分频电路

liang890319_284707880 2013-8-24 21:59: fpga学习日记9，fpga常见模块与modelsim仿真; 本文先简单列举了fpga/CPLD开发常用模块然后通过一个实例学习下modelsim的仿真流程第一部分：模块是构成 ...; 3613 12 0 12

fpga quartus verilog

特权ilove314 2013-8-24 14:04: 基于DMA组件的SD卡数码相框; 基于 DMA 组件的 SD 卡数码相框本实例发布于《 SF-CY3 FPGA 套件开发指南 Ver6.15 （ by 特权同学） ...; 3111 21 1 22

dma 数码相框

liang890319_284707880 2013-8-24 11:02: fpga学习日记7，Verilog数据与赋值; 基本学习计划初识verilog Verilog 数据和赋值 Verilog 预处理 Verilog 建模以及实例 Verilog 仿真以 ...; 13169 13 4 17

fpga quartus verilog

liang890319_284707880 2013-8-23 19:36: fpga学习日记8，modelsim入门; 使用verilog编好程序后总要编译和仿真的来看看自己写的程序对不对这时modelsim就派上用场了开发arm的时候mdk既能编译又能配合 ...; 1538 14 0 14

fpga verilog modelsim

FPGADeveloper 2013-8-23 10:43: 创芯SOC有图有真相; 焊接没焊接好，飞线了; 1171 10 1 11

创芯soc有图

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第三集; 用创芯SOC开发板设计的效果超级终端显示 #include "stdio.h" #include "xgpio.h" #include "xparameters.h ...; 2316 22 0 22

fpga microblaze xilinx

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第二集; 基于 TMAC 和 lwip 的三态以太网设计一、系统架构 1. 总线决定硬件架构 AXI4 和 PLB 总线用 ...; 2535 21 0 21

基于tmac和lwip的三态以太网设计

FPGADeveloper 2013-8-23 10:38: 创芯Xilinx Microblaze 学习系列第一集; 创芯Xilinx Microblaze 学习系列第一集 Xilinx ISE Design Suite 13.2 The MicroBlaze™ embedded processor soft core is a reduced instruction se ...; 1015 15 0 15

fpga 基于xilinx 嵌入式系统设计与开发

liang890319_284707880 2013-8-22 17:06: fpga学习日记6，初识Verilog; Altera 开发环境倒是学着不难 Verilog 是真心不容易学习 fpga 设计的一些常识知识也是需要慢慢积累虽说Verilog 和C 有很多 ...; 1654 12 0 12

fpga quartus verilog

1 ... 181 182 183 184185186 187 188 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条