FPGA和CPLD-可编程逻辑器件-第188页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

sunyzz 2013-8-14 10:49: 【博客大赛】常见触发器-锁存器电路结构完整版; 1 、什么是触发器？能够存储 1 位二值信号的基本单元电路统称触发器。 2 、 SR 锁存器：其是各种触发器电路的基本构成部分 ...; 3199 17 0 17

博客大赛触发器锁存器

FPGADeveloper 2013-8-14 01:11: 强势围观中！！！; 基于XILINX FPGA 的嵌入式系统设计与开发创芯FPGA系列书+板，强势结合，内容极其丰富、价格极其低廉，开发设计模 ...; 1001 11 1 12

fpga 基于xilinx 的嵌入式系统设计与开发

用户1687253 2013-8-11 09:59: 课本上的一个比较器的例子的问题; 最近在学习Verilog 数字系统教程这本书，看到课本上的一个关于比较器的例子。我就把代码抄写到软件中，然后写了一个简单的Textbench想看看波形，结果发现并不 ...; 1568 11 3 14

fpga

特权ilove314 2013-8-9 08:36: 《深入浅出玩转FPGA》第二版上市; 内容简介本书收集整理了作者在 FPGA 学习和实践中的经验点滴。书中既有日常的学习笔记，对一些常用设计技巧和方法进行深入探 ...; 5892 15 8 23

fpga

用户444283 2013-8-7 23:21: 评论：@HXHNTTXLLA's Blog 博客中提到的“用verilog写的电子时钟的程序”; dianzishizhong; 554 5 0 5

sunyzz 2013-8-7 17:12: 【转好文】RTL编码风格所造成的仿真和综合的不匹配; RTL编码风格所造成的仿真和综合的不匹配 1.0 简介 ASIC或者FPGA设计就是把一个想法或者概念转换成物理实现的过程。这篇文章讨论了HDL编码风格所造成的RTLGa ...; 1699 22 0 22

仿真综合

daydayup_yao_738579509 2013-8-7 11:54: 评论：@趣于电子博客中提到的“关于verilog和数字电路的关系（一）”; 分析得很到位; 731 18 0 18

daydayup_yao_738579509 2013-8-7 11:50: 评论：@书写点滴博客中提到的“【博客大赛】Altera FPGA/CPLD高级篇-技巧总结”; 总结得很到位。; 797 14 0 14

sunyzz 2013-8-7 10:32: 【转】跨时钟域设计的一点总结; 1. 亚稳态的概念说明是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输 ...; 1503 20 0 20

异步时钟

coyoo 2013-8-5 16:48: 【博客大赛】ALTERA器件中复位电路实现之-异步复位同步化; 所谓异步复位同步化，就是我们通常说的异步复位同步撤除。为了避免纯粹的同步复位和纯粹异步复位的问题，可以使用一种叫做同步化的 ...; 3237 15 0 3

altera 复位博客大赛

sunyzz 2013-8-4 14:02: 【博客大赛】Altera FPGA/CPLD高级篇-技巧总结; 一：模块划分技巧： 1）对每个同步时序设计的子模块的输出使用寄存器； 2）将相关的逻辑或者可以复用的逻辑划分在同一模块内； ...; 1413 18 0 18

fpga 博客大赛

用户424052 2013-8-3 22:48: 如何正确使用FPGA的时钟资源; 把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用 ...; 1635 19 0 19

fpga

sunyzz 2013-8-3 09:34: 【转】扇入与扇出; 1.门电路的扇入扇出扇入系数，是指门电路允许的输入端数目。一般TTL电路的扇入系数 Nr为1～5，最多不超过8。若芯片输入端数多于实际要求的数目，可 ...; 2277 14 0 14

sunyzz 2013-8-2 20:23: 【博客大赛】Verilog编码风格注意事项总结; 第1部分：命令规则每个文件只包含一个module，module名要小写，并且与文件名保持一致除parameter外，信号名全部小写，名字中的两个词之间用下划线 ...; 1711 21 1 22

verilog 博客大赛

用户1601656 2013-8-2 16:34: 思---初识matlab---基于Simulink的FIR滤波器设计与仿真; 一直对信号分析与处理有着比较浓厚的兴趣，只可惜数学水平挺一般，难以将兴趣发展为 job ，因此就蜻蜓点水了。公司里的几乎人人都会 simulink ，而我 ...; 2456 10 0 10

滤波器模块滤波设置 a

1 ... 184 185 186 187188189 190 191 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条