FPGA和CPLD-可编程逻辑器件-第188页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户436773 2013-7-31 01:29: 基于DSP Builder的FIR设计; 今天学习了用DSP Builder设计一个低通FIR滤波器。按照参考书籍的提示，一步步的完成了这个简单的设计。简单是简单，但足以了解利用DSP Builder开发的大概流程 ...; 1076 17 0 17

fir dspbuilder

用户245620 2013-7-30 23:45: FPGA时序不收敛的几种改进方法; 在高速FPGA设计中,通过STA,往往会发现时序不满足要求的情况,可以采取修改代码、重设综合属性或添加约束等方法加以改进。由于后两种方法不会 ...; 5320 14 5 19

fpga

用户1718712 2013-7-30 09:56: dBc/Hz@100Hz 是什么意思; -125dBc/Hz@100Hz 的含义是在离开F0基准频率100HZ的地方，也就是说在F0+100HZ或F0-100HZ处的信号功率比F0处弱105DB, 其中，dBc是以dB为单位的该频率 ...; 2699 8 0 8

时钟稳定度

用户430161 2013-7-29 09:20: 评论：@EDNChina电子工程师的设计灵感之源博客中提到的“更新！！FPGA经典100问五大分类全部上映！”; useful; 885 14 0 14

用户436773 2013-7-28 17:53: FPGA设计时常用MATLAB功能; MATLAB是数字信号处理领域最常用的软件之一，在用FPGA芯片实现数字信号处理系统时，不仅要用MATLAB对算法进行理论验证，而且在系统的FPGA仿真以及后续测试中 ...; 1933 13 0 13

matlab 信号处理

用户1718548 2013-7-27 22:08: VGA实验; 今天又试着做了VGA显示实验，虽然回过头来看也是相当简单的，但其中有几个细节还是应该注意的（对我来说。。。。）。首先，就是行消隐和场消隐的数据宽度 ...; 1230 9 0 9

显示实验 vga 场同步行同步

用户468998 2013-7-27 15:10: 评论：@coyoo's Blog 博客中提到的“【博客大赛】TimeQuest之Multicycle Path（续）”; 您改好; 771 16 0 16

用户436773 2013-7-23 19:48: 评论：@asus119's Blog 博客中提到的“FPGA代码设计规范整理”; 不知楼主是自己总结的还是转自他人，不过感觉还是挻有用; 807 13 0 13

coyoo 2013-7-23 12:34: 【博客大赛】关于FPGA TDC使用的一点思考; 目前FPGA TDC已经在项目上得到了应用，但是具体使用的时候根据项目的要求，使用的“方法”不尽相同，这里记录一种类似原始Start/Stop TDC的使用方式。 ...; 3572 17 0 17

fpga 博客大赛 tdc

用户375266 2013-7-22 19:14: Bootloader基础：让你的嵌入式设计具有前瞻性; 世界上很少有什么项目能给嵌入式固件开发人员提供足够多的开发时间。事实上，嵌入式固件开发就好像气体一样，会占据它所在的整个空间。而这往往意味着项目结束阶 ...; 1035 19 0 19

配置工具 Bootloader 引导加载程序嵌入式设计 PSoC3 PSoC5LP

用户375266 2013-7-22 19:02: 完善FPGA系统设计的三原则; 一，面积与速度的平衡互换原则这里的面积指的是FPGA的芯片资源，包括逻辑资源和I/O资源等；这里的速度指的是FPGA工作的最高频率（和DSP或者ARM不同，FPGA设 ...; 907 18 0 18

用户1672957 2013-7-22 11:19: 评论：@脚踏实地，仰望星空！！！博客中提到的“那些年，我们拿下了FPGA-第13章抽象级别的描述”; fpga; 627 17 0 17

用户468998 2013-7-21 10:51: 评论：@脚踏实地，仰望星空！！！博客中提到的“那些年，我们拿下了FPGA-第13章抽象级别的描述”; 喜欢; 770 9 0 9

用户436859 2013-7-20 12:05: 评论：@脚踏实地，仰望星空！！！博客中提到的“ 那些年，我们拿下了FPGA-第9章拿下运算符(1) ”; 拿下运算符; 554 4 0 4

特权ilove314 2013-7-19 10:31: 时序分析基础与时钟约束实例（2）; 时序分析基础与时钟约束实例（ 2 ）文中实例配套 SF-CY3 开发套件。更多内容请参考《 SF-CY3 FPGA 套件开发指南》。对于 ...; 5485 23 6 29

fpga 时序

1 ... 184 185 186 187188189 190 191 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条