FPGA和CPLD-可编程逻辑器件-第191页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户423052 2013-6-29 10:12: 走进德国英飞凌科技园:那些你也许并不知道的...; 英飞凌科技园规模出乎预料 2013年5月份访问了英飞凌（Infineon）位于德国纽必堡的总部。在约3个小时的访问时间里采访了两位高层，参观了英飞凌科技园区，并 ...; 1954 22 0 22

开发板功率器件 Infineon XMC Cortex-M

xiaolou1518_394266917 2013-6-25 18:40: 评论：@emesjx's Blog 博客中提到的“Xilinx FPGA的SelectMAP与BPI配置模式的比较”; 分析的很好，借鉴一下; 1613 12 0 12

用户1431377 2013-6-24 18:05: VHDL并行语句与顺序语句的理解; VHDL的并行语句用来描述一组并发行为，它是并发执行的，与程序的书写顺序无关。进程语句 begin 进程语句包含在结构体中，一个结构体可以有多个 ...; 2646 17 0 17

vhdl

用户1360713 2013-6-22 21:45: verilog分频设计; 三分频，占空比为50%的verilog代码; 543 1 2 3

fpga

用户445723 2013-6-21 12:00: FPGA的功耗概念与低功耗设计研究; FPGA的功耗概念与低功耗设计研究文章出处:21ic 韩雪郭文成引言芯片对功耗的苛刻要求源于产品对功耗的要求。集成电路 ...; 771 1 0 1

fpga 低功耗

coyoo 2013-6-18 11:36: 【博客大赛】关于FIFO的“读空”; FIFO的控制本来应该比较简单，只是我们的系统中需要将FIFO读空，同时又要防止读空的FIFO。所以这里所谓的“读空”有两层含义。为了将FIFO读空， ...; 4641 16 3 19

altera fifo 博客大赛

用户1431377 2013-6-17 18:44: skew 与jitter; 系统时序设计中对时钟信号的要求是非常严格的，因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际中时钟信号往往不可能总是那么完美，会出 ...; 5562 17 1 18

fpga时钟

用户445723 2013-6-17 16:49: 布思算法; 高性能乘法器是现代微处理器中的重要部件,是实时图像处理和数字信号处理的核心. 同时乘法器也是微处理器数据处理的关键路径, 乘法器完成一次乘法操作的周期基 ...; 1501 2 0 2

布思算法

用芯创造未来 2013-6-15 18:45: 【博客大赛】致青春之毕设; 6月5号刚刚答辩完，本打算拿到毕业证后再开口的，但要说的实在是太多了。先借这个机会把毕设先说了 ...; 2021 14 6 20

博客大赛机载双基地sar 硕士毕业论文空间同步技术自同步系统

hyycm0813_365022667 2013-6-14 18:23: 评论：@为梦想@不停歇博客中提到的“QUARTUS II中IP核的调用方法（图文详解）”; hao; 720 12 0 12

用户444464 2013-6-10 00:11: Altera FPGA设计仿真; 最近阵营由Xilinx FPGA转至Altera FPGA，个人觉得Altera 很多方面不如Xilinx，如对Mentor Modelsim SE版本的支持。最近设计了一个系统级的FPGA代码，在 ...; 531 1 0 1

altera

用户1265970 2013-6-9 22:52: 基于SATA固态硬盘的高速大容量嵌入式存储模块（80M/s数据连续写入）; 前段时间做高速大容量存储，在网上看不少牛人使用V5的FPGA直接实现SATA协议，性能也可以做的很高（200MB/s左右）。但是V5的价格太贵，更正重要的 ...; 2493 15 5 20

fpga 存储 sata

用户271389 2013-6-9 21:00: 建立时间、保持时间和时序约束条件; 建立时间、保持时间和时序约束条件 1、什么是建立时间（ Tsu ）和保持时间（ Th ）以上升沿锁存为例，建立时间是指在时钟翻转之前输入的数据 ...; 10233 19 0 19

寄存器数字电路时序分析

用户271389 2013-6-9 20:38: [博客大赛]CRC 校验：从原理到实现（二）; CRC 校验：从原理到实现（二） 1、收发端CRC校验的可选机制 CRC 校验是为了保证信息在发送端和接收端之间传输的完整性，所 ...; 3135 16 2 18

fpga 博客大赛 crc校验 magic number

coyoo 2013-6-9 15:43: 【博客大赛】ALTERA器件中复位电路实现之-同步复位; 同步复位所谓同步复位是基于这样的一个前提，即服务信号只是在寄存器时钟的有效沿时影响该寄存器的状态。同步的典型优点 ...; 2509 15 1 16

fpga altera 博客大赛

1 ... 187 188 189 190191192 193 194 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条