FPGA和CPLD-可编程逻辑器件-第192页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

sunyzz 2013-7-15 17:09: 【转】FPGA之网络编程（DE2_UDP）; http://www.360doc.com/content/12/0426/11/7769620_206630142.shtml 一文和下面的文章结合看效果比较好前一篇文章写过关于利用DM9000A发送一些数 ...; 1277 14 0 14

udp

sunyzz 2013-7-15 11:09: 【转】寄存器_触发器_锁存器区别与联系; 1.1 寄存器　　在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器．由于触发器内有记忆功能，因此利用触发器可以方便地构 ...; 1913 15 0 15

寄存器_触发器_锁存器区别与联系

sunyzz 2013-7-13 20:47: [博客大赛]我的compression毕设3-DMA传输; 一：DMA传输基本原理二：举例 1）从SDRAM中读取数据，然后写入到我的模块，SDRAM地址是递增的，我的模块地址是不变的 void wr_cp_blk(int wr_n ...; 2396 16 0 16

博客大赛 dma

sunyzz 2013-7-13 10:11: [博客大赛]我的compression毕设3-sopc软硬件开发流程; 硬件部分：一：用户自定义设计好之后，将其按照 Avalon 总线规范进行封装，添加到系统中，如下，添加新的 component ，即你的世设计添加 ...; 4460 13 0 13

nios 博客大赛 sopc

用户424825 2013-7-10 20:14: Verilog新手上路教程; Verilog 新手上路教程，给出了常用的数字电路积木块的参考代码。出于作者本人对排版格式的特殊癖好，请下载附件的PDF ...; 3473 23 3 26

教程数字电路

daydayup_yao_738579509 2013-7-6 15:23: 评论：@EDNChina电子工程师的设计灵感之源博客中提到的“更新！！FPGA经典100问五大分类全部上映！”; 及时雨; 1055 23 0 23

用户1336690 2013-7-5 10:02: 评论：@coyoo's Blog 博客中提到的“【博客大赛】ALTERA器件中复位电路实现之-异步复位”; ALTERA器件中复位电路实现之-异步复位：值得学习哦; 841 20 0 20

fpga 博客大赛

sunyzz 2013-7-4 17:08: [博客大赛]我的compression毕设2-设计流程; Compression module design 1、压缩基本原理：原文： compression algorithms can compress your file, you can learn compression a ...; 1434 8 3 11

博客大赛压缩

用户443550 2013-7-2 13:19: cpld的功能仿真没有输出，，下面有文件附录，，请高手帮忙看看，谢谢！！！; 这个程序的功能是，将两路距有相位差的方波信号转换成脉冲输出，，即脉冲宽度等于相位差，，可是我仿真时没有输出，一直未XXX，，，这是我的一位师兄做过的， ...; 556 7 0 7

cpld

coyoo 2013-7-1 13:39: 【博客大赛】ALTERA器件中复位电路实现之-异步复位; 异步复位长时间以来，异步复位在电路设计中经常被采用，特别是ASIC设计中。这样的设计非常受欢迎，比如一个异步输入到器件，然后 ...; 3236 27 1 28

altera 博客大赛异步复位

sunyzz 2013-6-30 17:02: 【转】建立时间和保持时间; 图 1 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个 ...; 1627 22 0 22

建立时间保持时间

用户423052 2013-6-29 10:12: 走进德国英飞凌科技园:那些你也许并不知道的...; 英飞凌科技园规模出乎预料 2013年5月份访问了英飞凌（Infineon）位于德国纽必堡的总部。在约3个小时的访问时间里采访了两位高层，参观了英飞凌科技园区，并 ...; 2003 22 0 22

开发板功率器件 Infineon XMC Cortex-M

xiaolou1518_394266917 2013-6-25 18:40: 评论：@emesjx's Blog 博客中提到的“Xilinx FPGA的SelectMAP与BPI配置模式的比较”; 分析的很好，借鉴一下; 1736 12 0 12

用户1431377 2013-6-24 18:05: VHDL并行语句与顺序语句的理解; VHDL的并行语句用来描述一组并发行为，它是并发执行的，与程序的书写顺序无关。进程语句 begin 进程语句包含在结构体中，一个结构体可以有多个 ...; 2716 20 0 20

vhdl

用户1360713 2013-6-22 21:45: verilog分频设计; 三分频，占空比为50%的verilog代码; 572 1 2 3

fpga

1 ... 188 189 190 191192193 194 195 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条