FPGA和CPLD-可编程逻辑器件-第192页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

残弈悟恩 2013-5-29 23:59: 读书小记（一） (2012-11-05 22:37:20); quartusii_handbook第五章小结： 1.组合逻辑。 2.时序逻辑。 3.时序约束。锁存器和 ...; 904 21 0 21

fpga

用户1431377 2013-5-29 15:00: verilog 学习资料; verilog学习的权威资料; 969 13 0 13

fpga

用户1431377 2013-5-29 14:41: 讨论VHDL与verilog 的不同; 1. 在verilog 中在always@（ posedge clk）能写出组合电路吗 module verilog_test(clk,a,data,asy_rst); input clk; ...; 1047 17 0 17

fpga

用户1431377 2013-5-29 14:40: 讨论VHDL与verilog 的不同; 1. 在verilog 中在always@（ posedge clk）能写出组合电路吗 module verilog_test(clk,a,data,asy_rst); input clk; ...; 1000 18 0 18

fpga

coyoo 2013-5-28 15:49: 有计划写一本关于ALTERA FPGA开发设计提高方面的书; 计划写一本关于Altera器件开发设计方面的书，整理了一个目录，希望大家多给一些建议和意见！！！ ALTERA FPGA设计提高第一章好好准备你的F ...; 1608 14 10 24

fpga altera

bitao1983_395643617 2013-5-26 22:26: FPGA中亚稳态——让你无处可逃; http://www.cnblogs.com/linjie-swust/archive/2012/01/07/YWT.html 1. 应用背景 1.1 亚稳态发生原因 ...; 1016 13 0 13

fpga

bitao1983_395643617 2013-5-26 22:24: FPGA中逻辑复制; http://www.cnblogs.com/linjie-swust/archive/2012/03/27/FPGA_verilog.html 　　在FPGA设计中经常使用到逻辑复制，逻 ...; 960 13 0 13

fpga

bitao1983_395643617 2013-5-26 21:53: 非法状态机; 根据Altera的资料，状态机进入非法状态的原因有两种： 1、状态机的状态转换条件判断信号如果是异步时钟域信号，很容易产生亚稳态，使状态机进入非法状态。 ...; 1338 13 0 13

状态机时钟

用户1530460 2013-5-26 20:44: FPGA的coding style; fpga的设计流程，一般来说，文档的设计会占一半以上的时间，真正写RTL代码用的大概三分之一的时间，而剩下的时间则却全部用来做仿真测试；当然单纯的来讲，c ...; 1623 19 0 19

fpga coding style

用户401140 2013-5-26 09:25: 软硬件混合式操作系统--综述; 我的 Altera 2012 亚洲创新设计大赛作品，与大家分享以Altera公司的SOPC技术为例，在FPGA硬件逻辑单元用于高速并行处理的基 ...; 1625 20 0 20

fpga 操作系统软硬件混合式

用户441255 2013-5-26 00:00: 评论：@不会游泳的鱼博客中提到的“PLD器件概述”; 不错; 728 6 0 6

用户402158 2013-5-22 15:56: 更新！！FPGA经典100问五大分类全部上映！; FPGA是什么？ FPGA即现场可编程逻辑门阵列（英语：Field Programmable Gate Array, FPGA），是一个含有可编辑元件的半导体设备，可供 ...; 10727 17 66 83

fpga

用户436812 2013-5-19 12:28: Modelsim SE 进行时序仿真及altera库的添加（1）; 用Modelsim对Quartus II工程进行时序仿真（在此只讨论时序仿真）可分两种方式：一种是在Quartus II中设置run gate-level simulation automatically a ...; 946 9 1 10

altera 库 a

coyoo 2013-5-16 12:06: 【博客大赛】基于FPGA的TDC那些事之再谈细时间; 基于 FPGA 的 TDC 那些事之再谈细时间王敏志概述 TDC 的 Fine Time 是 TDC 的实际测量结果， ...; 8848 25 13 33

fpga 博客大赛 tdc

用户204178 2013-5-15 23:21: 基于FPGA的DVI/HDMI接口实现方案; 在过去几年中，具有高清晰度视频显示器的一些产品大幅度增加。高清晰度视频显示器被集成在这些产品的内部，或者放在产品的外面。原始设备制造商正在期望能够利用 ...; 968 16 0 16

HDMI FPGA TMDS DVI

1 ... 188 189 190 191192193 194 195 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条