FPGA和CPLD-可编程逻辑器件-第233页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1650588 2012-4-17 10:58: Error: Can't synthesize current design -- Top partition does not contain any log; 今天编译出现错误，编译器报错如下：Error: Can't synthesize current design -- Top partition does not contain any logi。官网上寻的方法：Just open ...; 9823 14 3 17

fpga

用户408415 2012-4-16 10:09: 【博客大赛】学习笔记——脉冲信号跨时钟域同步问题; 最近一直忙于TDD LTE RRH2.6g CPRI压缩的测试，每天忙碌到很晚。我今天回想起来，竟也觉得没留下什么深刻的印象，不知道是不是没有因为记录的习惯。那么从现 ...; 2528 20 2 22

fpga 博客大赛脉冲信号

用户1623618 2012-4-15 10:21: 【博客大赛】RISC CPU设计之数据控制器&地址多路器; 数据控制器数据控制器的作用是控制累加器数据输出，由于数据总线是各种操作时传送数据的公共通道，不同的情况下传送不同的内容。有时需要传输指令，有时 ...; 1234 8 0 8

fpga cpu 博客大赛

用户1623618 2012-4-15 09:56: 【博客大赛】RISC CPU设计之累加器&算术运算器; 累加器用于存放当前的结果，它也是双目运算其中一个数据来源。复位后，累加器的值是0。当累加器通过ENA口收到来自CPU状态控制器LOAD_ACC信号时，在CLK1时钟上 ...; 2636 13 0 13

fpga cpu 博客大赛

特权ilove314 2012-4-14 17:32: 【博客大赛】BJ-EPM CPLD入门套件VHDL例程2; BJ-EPM套件： http://item.taobao.com/item.htm?id=6733842901 -- Filename ﹕ SW_DEBOUNCE.vhd -- Author ﹕ wuhouhang ...; 1647 14 0 14

end 时钟博客大赛

用户306131 2012-4-14 15:11: [博客大赛] quartus 和 nios 调试问题; 我在quartus里生成了一个sopc。如果我逻辑部分写好了，然后sof文件到fpga芯片里，然后我在nios里用debug方式进行仿真，这里只会对nios部分进行仿真。 ...; 1617 20 2 22

fpga 博客大赛

用户306131 2012-4-14 14:45: [博客大赛] 谈菜鸟的FGPA学习方法; 结合本人最近FGPA学习谈一下学习方法。由于本人也是FPGA菜鸟一枚，所以在做设计的时候总是会遇到各种问题，即使这种问题对于老手都会觉得“本来就是这样！” ...; 1275 20 0 20

fpga 博客大赛

ashly0903_595850101 2012-4-12 22:10: [博客大赛] 初试双端口RAM与乘法器; 运用Quartus II软件的MegaWizard配置的双端口RAM如下：由于双端口RAM的数据输入和输出都用寄存器打了一拍，因此数据写入RAM中需要两个时钟 ...; 1659 11 0 11

ram 博客大赛乘法器

用户1563832 2012-4-12 09:18: 【博客大赛】原创—同步SRAM读写时序约束分析; 同步SRAM读写时序约束分析 ...; 10505 7 1 8

fpga 博客大赛

特权ilove314 2012-4-11 20:41: 【博客大赛】BJ-EPM CPLD入门套件VHDL例程1; BJ-EPM套件： http://item.taobao.com/item.htm?id=6733842901 -- Filename ﹕ CLKDIV.vhd -- Author ﹕ wuhouhang -- ...; 1675 10 0 10

vhdl 博客大赛 bj-epm

Hoki 2012-4-11 14:24: 【博客大赛】DSP in FPGA：乘法器（一）; 专题三：乘法器（一）乘法运算在数字信号处理中也是比较常用，如常系数FIR中需要输入数据与FIR系数进行乘法运算。在FPGA实现乘法时可 ...; 5088 20 1 21

博客大赛 multipler dsp_in_fpga

wxg1988 2012-4-9 20:30: 【博客大赛】原创--Robei 世界上最小体积的FPGA仿真软件; Robei FPGA仿真软件是一款世界上最小的国产FPGA仿真工具。该软件具备先进的图形化设计工具，代码修改，Verilog编译仿真和波形分析。软件只有4.5M ...; 2496 26 5 31

工具平台 robei fpga设计博客大赛

用户404002 2012-4-8 22:29: [博客大赛][原创]ADSP-BF533-STAMP快速入手; 发现我考博以后英语水平有所长进哇，今天晚上对照着英文版的ADSP-BF533说明书，就完成了初始化，安逸，很有成见感，发现很少有人写关于ADSP-BF533的入手 ...; 966 7 1 8

adi 博客大赛

wxg1988 2012-4-8 20:42: 【博客大赛】原创--Robei FPGA软件使用教程; 终于有点时间了，继续我们的Robei介绍吧插个小话题，其实网上有Robei的介绍，但总带上国产的帽子，我感觉不妥，设计的软件为什么 ...; 3004 12 3 15

fpga 测试模块 robei 博客大赛 fpga软件

用户1647968 2012-4-7 21:01: 【博客大赛】分享:FPGA与CPLD的区别; 好文共享，与大家分享: 尽管 FPGA 和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点: ①CPLD更适合完成 ...; 1126 5 0 5

fpga 博客大赛

1 ... 229 230 231 232233234 235 236 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条