FPGA和CPLD-可编程逻辑器件-第231页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1659898 2012-5-9 15:59: ModelSim几种不同的版本的区别; ModelSim分几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本。而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是 ...; 1545 3 0 3

fpga

用户157314 2012-5-8 10:47: 【博客大赛】fpga基础知识; 常量：在Verilog HDL中,整型常量即整常数有以下四种进制表示形式: 1) 二进制整数(b或B) 2) 十进制整数(d或D) 3) 十六进制整数(h或H) ...; 2058 4 1 5

fpga 博客大赛

用户421530 2012-5-8 10:15: 【博客大赛】从多路器代码中的小感触; 多路选择器的不同语句的实现 module mux1( input a, input b, inpu ...; 1280 9 4 13

verilog 博客大赛多路选择器

用户421530 2012-5-8 10:15: 【博客大赛】走进“状态机”; 几个重要概念：构成状态机的要素：状态机的输入、输出和状态。输入就是一些引发状态变化的条件，输出就是状态变化后引起的变化， ...; 1808 13 1 14

fpga 状态机博客大赛

用户421530 2012-5-8 10:14: 【博客大赛】FPGA的那些事（吐血整理）; 一、可编程逻辑器件概述可编程逻辑器件是指一切通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电 ...; 4710 10 6 16

博客大赛 fpga入门级别的知识

用户620417 2012-5-7 14:22: 22nm 3D工艺FPGA细节披露及其与28nm FPGA PK图; Speedster22i是Achronix不久前发布的全球首颗22nm工艺FPGA，采用的是Intel 3D制造工艺。在Achronix公布产品细节的前一天，Intel也正式投产基于该工艺的产品。 ...; 2121 11 0 11

speedster22i

tsyctc2598_917119019 2012-5-7 10:47: xilinx仿真时ISIM提示.mif can not be opened解决方法; 当调用IP核生成block ram需要对单口ram、双口ram或rom进行初始化时，isim会调用mif文件进行初始化。但我遇到的情况是，.mif文件已经包含在ise工程里，且在ise ...; 5380 19 5 24

xilinx isim

用户347618 2012-5-5 10:35: DE2 添加组件; 解决问题“no reset vector has been specified for this cpu.please parameterize the cpu to resolve this issue”; 1165 11 0 11

de2

zhangzhihang 2012-5-4 17:03: 【博客大赛】【原创】基于FPGA的1位二进制全加器的设计; ------------------------------------------------------------------- -- 说明: 半加器的设计 -- 文件: h_adder.vhd -- 作者: -- 日期: 2012/03/06 ...; 2792 19 4 23

fpga eda 博客大赛

zhangzhihang 2012-5-4 16:58: 【博客大赛】【原创】基于FPGA的秒计时器; 本例子是由VHDL语言编写的60秒计时器，主要是学习编程思想，该例子可以根据自己的需要扩展为时钟程序。具体程序如下所示： -------------- ...; 1965 18 3 21

fpga eda 博客大赛

用户1623618 2012-5-4 10:28: 【博客大赛】RISC CPU设计之外围模块; 为了对cpu进行测试，需要有存储测试程序的rom和装载数据的ram、地址译码器。 1.地址译码器用于产生选通信号，选通rom或ram。 module addr_decode( ...; 1713 10 0 10

fpga verilog cpu 博客大赛

用户1407039 2012-5-4 10:14: PCIS3500开发板 PXI/CPCI总线开发板 PCI开发板; 开发板中心网址：http://www.huanor.com 开发板中心论坛：http://www.huanor.com/bbs 淘宝网址：http://shop36289907.taobao.com QQ: 871001268或者191 ...; 1543 29 0 29

pcis3500开发板 pxi/cpci总线开发板 pci开发板

用户1623618 2012-5-4 10:09: 【博客大赛】RISC CPU设计之状态控制器; 状态控制器由两部分组成：1.状态机（machine）。2.状态控制器（machinectl）。状态控制器接收复位信号，当rst有效时，通过信号ena使其为0，输入到状态机 ...; 1556 12 0 12

verilog cpu 博客大赛

特权ilove314 2012-5-4 09:46: 【博客大赛】BJ-EPM CPLD入门套件VHDL例程5; -- Filename ﹕ MUX16.vhd -- Author ﹕ wuhouhang -- Description ﹕ 16位无符号数的乘法运算 library IEEE; use IEEE.std_logi ...; 1902 12 0 12

end in 博客大赛

用户408415 2012-5-3 16:10: verilog之generate的使用; Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable,net，tash，function,continous assignment ,initial ...; 11438 23 1 24

verilog语言

1 ... 227 228 229 230231232 233 234 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条