FPGA和CPLD-可编程逻辑器件-第236页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

bitao1983_395643617 2012-3-21 20:51: AD采样数据同步问题; 以前设计中将AD的时钟是FPGA使用DCM分频产生的30M，而FPGA内部采集数据的时钟也是使用同一个时钟分频产生的30M，在截取AD采集的数据时没有出现不 ...; 2229 6 2 8

ad采样数据同步

Crystal_oscillator 2012-3-21 17:53: 【博客大赛】VHDL实现并行8位加法; 　　要实现8位加法，先要从1位开始。假设A，B，C_1分别为两个输入值和进位输入，S是和值，C为进位输出值，于是便有以下表达式：　　S=A xor B xor C_1; ...; 2442 10 2 12

vhdl实现并行8位加法博客大赛

Crystal_oscillator 2012-3-21 10:06: 历年全国研究生集成电路电子设计竞赛试题; 历年全国研究生集成电路电子设计竞赛试题; 1585 9 2 11

fpga

用户416679 2012-3-20 11:45: uart; 最近整个串口通信，好几天还没弄好，头大，程序问题在哪里; 505 3 0 3

fpga

357854360_973111976 2012-3-19 19:44: 【博客大赛】【原创】Verilog分频器及彩灯; 彩灯循环可通过计数器来实现：如当计数值为1时，out（out为8位寄存器）为00000001，为计数值为2时，out为00000010，……等等，通过对out的控 ...; 1649 23 0 23

fpga verilog 分频器彩灯设计博客大赛

用户213742 2012-3-19 09:02: 【博客大赛】【原创】我对FPGA的理解; 本人所在工作组主要跟FPGA平台打交道，但是某天突然被一个software的同事问道，FPGA是做什么的？可以跑操作系统吗？我楞了一下，一两句话不能表述清楚 ...; 1427 8 2 10

fpga 博客大赛

bitao1983_395643617 2012-3-16 08:56: 【博客大赛】Spartan6老配置电路的新问题; 我以前做了一块Spartan6LX45的开发板，配置电路如下图，由于产品化的需要将开发板精简，只是对M0和M1的连接做了修改，以前使用跳线选择， ...; 3122 10 2 12

fpga 配置电路博客大赛

用户76946 2012-3-15 13:50: Altera举办亚太区28nm技术研讨会; 2012年3月至4月，Altera公司将在北京、上海、深圳，还有韩国的首尔、印度的班加罗尔举办“Altera亚太区28nm技术研讨会”，研讨会上重点介绍 ...; 1464 18 0 18

28nm

用户1321251 2012-3-14 16:07: 【博客大赛】verilog异或校验的两种写法，哪一种写法是正确的？伤不起; check_o = (dat_o ^dat_o ^dat_o ^dat_o ^dat_o ^dat_o ^dat_o ==dat_o ); check_o = ((dat_o ^dat_o ^dat_o ^dat_o ^dat_o ...; 3557 13 2 15

verilog 博客大赛

用户213742 2012-3-12 08:40: 【博客大赛】【原创】跨时钟域的信号传递; 同频异相传递：一种简单的解决办法是用两级寄存器pipe一下，第二级寄存器的输出Q基本上不会有亚稳态，但是这种办法并不能保证最后的输出结果一定是正确 ...; 2038 8 4 12

fpga 博客大赛

用户213742 2012-3-12 08:40: 【博客大赛】【原创】Cyclone-II驱动2.4寸TFT液晶显示彩条; 网上买来的21EDA的CycloneII开发板，拿到手的第一件事就是兴致勃勃地驱动TFT，哎，老本行，虽然现在的工作已经跟显示技术无关了，但是兴趣还在的。 ...; 1158 10 0 10

fpga 博客大赛

用户419742 2012-3-8 20:47: 【博客大赛】【原创】TimeQuest约束外设之ddio的潜规则; 最近调试了下altera里的ddio模块，在Timequest约束ddio_out输出时，遇到了一个其实不算是问题的问题。 ddio_out模块如图1所示。 ...; 3614 9 3 12

timequest 博客大赛

用户567526 2012-3-8 09:45: 【转】说说Timing这回事; Intro 问：一个FPGA设计项目需要用哪些评判标准来检验？功能正确；时序收敛；资源消耗少。 ...; 1890 17 1 18

时序数据寄存器

用户1617946 2012-3-6 17:24: 【博客大赛】【原创】看到FPGA就想说点; FPGA现在很火~将来暂时也是会很火~它比ARM相对来说高端点吧~相对来说入门有门槛~不关说知识学习方面的高度~学习成本也是一个不小的门槛~说来也惭愧~虽然学过 ...; 1143 14 3 17

单片机博客开发板学习开发博客大赛

bitao1983_395643617 2012-3-6 10:52: 【博客大赛】[原创] 近一个月的成果！！！; FPGA的以太网接口，使用的芯片是DM9000AEP，上位机给固定IP发送UDP数据包，在下位机的FPGA中接收到了完整的数据包！！！特别感 ...; 1563 11 1 12

fpga 数据博客大赛

1 ... 232 233 234 235236237 238 239 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条