FPGA和CPLD-可编程逻辑器件-第237页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1623618 2012-4-2 14:33: 【博客大赛】RISC CPU设计; CPU是计算机的核心部件。他的作用是协调并控制计算机的各个部件执行程序的指令序列，使其有条不紊的进行。因此他必须具有以下基本功能。 1.取指令，当程 ...; 2580 13 0 13

verilog cpu 博客大赛

Crystal_oscillator 2012-4-1 12:00: 有趣的加1电路; 　　在上一篇博客，我介绍了并行加法。在这里，我将带大家学习并行加一电路，并且，我们会发现结论相当简单有趣。　　我们知道对于一位加法 ...; 2937 10 0 10

有趣的加1电路

用户1563832 2012-3-31 22:07: 【博客大赛】原创 --FPGA与DSP通信; 由于近年来FPGA的功能越来越强大，不仅集成了大量片内存储器，而且还有大量的DSP资源。现在很少看到FPGA和DSP搭建的系统了。不过最近做了一个DSP和FPG ...; 5963 9 2 11

fpga 博客大赛

用户1623618 2012-3-31 20:04: 【博客大赛】RISC CPU设计之时钟发生器; 该时钟发生器采用同步状态机的设计方法，不但使时钟模块的源程序可以被各种综合器综合，也使得由其生成的clk1、clk2、clk4、fetch、alu_clk在跳变时间同步性 ...; 1852 15 2 17

fpga verilog cpu 博客大赛

用户1258928 2012-3-31 12:49: 如何使用兼容ARMv4架构的软核测量dhrystone MIPS; 这款ARM兼容CPU核是支持最通用的ARMv4指令集架构。相对于常用的ARM9系列MCU，区别是不支持thumb指令集和协处理器指令集。它的结构非常简单，全部代码只有180 ...; 2725 4 1 5

fpga arm

用户1719851 2012-3-31 11:34: 我的EDA历程1-简单红绿灯设计; 初学FPGA，觉得还是在学习过程中如果能够把自己的收获和心得给总结出来。那么对自己的学习还是很有必要的。昨天晚上就搞了一个红绿灯 ...; 1467 5 0 5

fpga

用户1258928 2012-3-31 11:16: 《源代码》电影与Linux仿真：如何模拟硬件环境启动Linux操作系统; 不知道有没有人看过《源代码》这部电影。里面讲的是一个海军陆战队战士死了，但他的脑组织并没有完全死透。有科学机构把他的脑细胞放在一个全新的模拟环境中 ...; 1443 3 1 4

fpga cpld

用户306131 2012-3-30 22:09: pal制式有感; pal制式是现在比较流行的一种电视制式，其中主要牵涉到两个量：帧频和行数， pal制式标准是：帧频为25HZ,行数为625行，这样可以得出：行频为：25*625=15625hz。 ...; 1916 22 0 22

fpga pal制式

特权ilove314 2012-3-30 11:14: 【博客大赛】工程移植还看模块划分; 工程移植还看模块划分越是接触客户越是对“客户的需求是五花八门的”这句话感触良深。两年来没少花心血作出了一系列我们所谓的“标 ...; 1780 15 1 16

应用标准简单显示模块博客大赛

tsyctc2598_917119019 2012-3-30 08:51: 【博客大赛】Xilinx综合错误ERROR:Xst:899官方解释及我遇到的情况; Description General Description: What type of clock statements does XST support? XST does not support the use of a comple ...; 5680 27 0 27

fpga xilinx xst 899 博客大赛

用户306131 2012-3-30 08:49: 【博客大赛】Nios笔记一; 在Quartus里建的sopc软核注意其数据引脚是分配成bir模式的，也就是双向的，所以在sopc外部端口的时候也得分配成bir模式，今天测试一个iic的器件，由于把数据 ...; 1197 23 0 23

fpga 应答 pio 博客大赛

357854360_973111976 2012-3-29 22:16: 【博客大赛】【原创】IC集成电路设计中的EDA工具介绍; 集成电路的蓬勃发展有赖于电子自动化设计（EDA）工具。其中大部分设计使用的是Cadence系列工具，Cadence 是一个大型的E ...; 1543 33 2 35

fpga cadence eda ic设计 synopsys 博客大赛

用户913991 2012-3-29 20:07: xilinx的开发板nexy-2; 昨天和Robei前辈聊天的时候，了解到xlinx有个xup计划，可以免费申请开发板。今天上午电话咨询了Kevin，果真有这等好事。于是就申请了一个，不知道能不能通过 ...; 1309 18 0 18

xilinx、robei

用户611588 2012-3-28 09:03: 串口调试总结; 最近想跑个串口玩来着，找一些网上程序来用，没想到调了将近3周，要了亲命，终于调好，抽空总结一下吧。调试过程中对接口协议有了一定了解，对芯片max232了解 ...; 1137 7 0 7

fpga

357854360_973111976 2012-3-27 21:22: 【博客大赛】【原创】Verilog自制交通灯控制器加倒计时功能(内带源码文件); 技术交流或者创业交流请关注我的微博： http://weibo.com/yc18 无论是课程设计，还是实验课，最好的方法就是在FPGA实 ...; 7374 24 19 43

fpga cpld verilog 交通灯fpga 博客大赛

1 ... 233 234 235 236237238 239 240 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条