技巧一:使用LDO稳压器,从5V电源向3.3V系统标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为 3.3V,就不能使用它们。压差为几百个毫伏的低压降 (Low Dropout, LDO)稳压器,是此类应用的理想选择。图 1-1 是基本LDO 系统的框图,标注了相应的电流。从图中可以看出, LDO 由四个主要部分组成: 1. 导通晶体管2. 带隙参考源3. 运算放大器4. 反馈电阻分压器在选择 LDO 时,重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数,将会得到最优的设计。 LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时, LDO 的效率可用输出电压除以输入电压来近似地得到。然而,轻载时,必须将 IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO 对于线路和负载的突然变化有更快的响应。技巧二:采用齐纳二极管的低成本供电系统这里详细说明了一个采用齐纳二极管的低成本稳压器方案。 可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器,如图 2-1 所示。在很多应用中,该电路可以替代 LDO 稳压器并具成本效益。但是,这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外,它的能效较低,因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro® MCU的电流,从而使VDD 保持在允许范围内。由于流经齐纳二极管的电流变化时,二极管的反向电压也将发生改变,所以需要仔细考虑 R1 的值。R1 的选择依据是:在最大负载时——通常是在PICmicro MCU 运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时,在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率,也不超过 PICmicro MCU的最大 VDD。技巧三:采用3个整流二极管的更低成本供电系统 图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。我们也可以把几个常规开关二极管串联起来,用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3 的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU 处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD 的电路,可以提高R1 的阻值,甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是:在最大负载时——通常是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。技巧四:使用开关稳压器,从5V电源向3.3V系统供电如图 4-1 所示,降压开关稳压器是一种基于电感的转换器,用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1 的导通(ON)时间来实现的。由于 MOSFET 要么处于低阻状态,要么处于高阻状态(分别为 ON 和OFF),因此高输入源电压能够高效率地转换成较低的输出电压。当 Q1 在这两种状态期间时,通过平衡电感的电压- 时间,可以建立输入和输出电压之间的关系。 对于 MOSFET Q1,有下式: 在选择电感的值时,使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值,是个很好的初始选择。 在选择输出电容值时,好的初值是:使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载,电压过冲能处于可接受范围之内。 在选择二极管 D1 时,应选择额定电流足够大的元件,使之能够承受脉冲周期 (IL)放电期间的电感电流。 数字连接在连接两个工作电压不同的器件时,必须要知道其各自的输出、输入阈值。知道阈值之后,可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时,请务必参考制造商的数据手册以获得实际的阈值电平。 技巧五:3.3V →5V直接连接将 3.3V 输出连接到 5V 输入最简单、最理想的方法是直接连接。直接连接需要满足以下 2 点要求:• 3.3V输出的 VOH 大于 5V 输入的 VIH• 3.3V输出的 VOL 小于 5V 输入的 VIL能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。3.3V LVCMOS 的 VOH (3.0V)大于5V TTL 的VIH (2.0V)且3.3V LVCMOS 的 VOL (0.5V)小于 5V TTL 的VIL (0.8V)。如果这两个要求得不到满足,连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。技巧六:3.3V→5V使用MOSFET转换器如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高,则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。在选择 R1 的阻值时,需要考虑两个参数,即:输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时,需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算: 由于输入容抗和电路板上的杂散电容是固定的,提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的开关时间,却是以增大5V 输入为低电平时的电流消耗为代价的。通常,切换到 0 要比切换到 1 的速度快得多,因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外,在选择 N 沟道 FET 时,所选 FET 的VGS 应低于3.3V 输出的 VOH。 技巧七:3.3V→5V使用二极管补偿表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。 从上表看出, 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此,即使来自 3.3V 系统的输出能够被补偿,留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。 输出电压规范确定后,就已经假定:高输出驱动的是输出和地之间的负载,而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话,那么输出电压实际上要高得多,因为拉高输出的机制是负载电阻,而不是输出三极管。 19种5V怎么转3.3V技巧和电路 电路一点通 2022年03月19日 11:59 听全文 技巧一:使用LDO稳压器,从5V电源向3.3V系统供电 每天中午12:00 电路技术分享,记得来翻 免费资料下载 -戳进来-->电子技术下载资料精选-标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为 3.3V,就不能使用它们。压差为几百个毫伏的低压降 (Low Dropout, LDO)稳压器,是此类应用的理想选择。图 1-1 是基本LDO 系统的框图,标注了相应的电流。从图中可以看出, LDO 由四个主要部分组成:1. 导通晶体管2. 带隙参考源3. 运算放大器4. 反馈电阻分压器在选择 LDO 时,重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数,将会得到最优的设计。 LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时, LDO 的效率可用输出电压除以输入电压来近似地得到。然而,轻载时,必须将 IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO 对于线路和负载的突然变化有更快的响应。技巧二:采用齐纳二极管的低成本供电系统这里详细说明了一个采用齐纳二极管的低成本稳压器方案。 可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器,如图 2-1 所示。在很多应用中,该电路可以替代 LDO 稳压器并具成本效益。但是,这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外,它的能效较低,因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro® MCU的电流,从而使VDD 保持在允许范围内。由于流经齐纳二极管的电流变化时,二极管的反向电压也将发生改变,所以需要仔细考虑 R1 的值。R1 的选择依据是:在最大负载时——通常是在PICmicro MCU 运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时,在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率,也不超过 PICmicro MCU的最大 VDD。技巧三:采用3个整流二极管的更低成本供电系统 图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。我们也可以把几个常规开关二极管串联起来,用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3 的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU 处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD 的电路,可以提高R1 的阻值,甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是:在最大负载时——通常是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。技巧四:使用开关稳压器,从5V电源向3.3V系统供电如图 4-1 所示,降压开关稳压器是一种基于电感的转换器,用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1 的导通(ON)时间来实现的。由于 MOSFET 要么处于低阻状态,要么处于高阻状态(分别为 ON 和OFF),因此高输入源电压能够高效率地转换成较低的输出电压。当 Q1 在这两种状态期间时,通过平衡电感的电压- 时间,可以建立输入和输出电压之间的关系。 对于 MOSFET Q1,有下式: 在选择电感的值时,使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值,是个很好的初始选择。 在选择输出电容值时,好的初值是:使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载,电压过冲能处于可接受范围之内。 在选择二极管 D1 时,应选择额定电流足够大的元件,使之能够承受脉冲周期 (IL)放电期间的电感电流。 数字连接在连接两个工作电压不同的器件时,必须要知道其各自的输出、输入阈值。知道阈值之后,可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时,请务必参考制造商的数据手册以获得实际的阈值电平。 技巧五:3.3V →5V直接连接将 3.3V 输出连接到 5V 输入最简单、最理想的方法是直接连接。直接连接需要满足以下 2 点要求:• 3.3V输出的 VOH 大于 5V 输入的 VIH• 3.3V输出的 VOL 小于 5V 输入的 VIL能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。3.3V LVCMOS 的 VOH (3.0V)大于5V TTL 的VIH (2.0V)且3.3V LVCMOS 的 VOL (0.5V)小于 5V TTL 的VIL (0.8V)。如果这两个要求得不到满足,连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。技巧六:3.3V→5V使用MOSFET转换器如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高,则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。在选择 R1 的阻值时,需要考虑两个参数,即:输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时,需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算: 由于输入容抗和电路板上的杂散电容是固定的,提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的开关时间,却是以增大5V 输入为低电平时的电流消耗为代价的。通常,切换到 0 要比切换到 1 的速度快得多,因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外,在选择 N 沟道 FET 时,所选 FET 的VGS 应低于3.3V 输出的 VOH。 技巧七:3.3V→5V使用二极管补偿表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。 从上表看出, 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此,即使来自 3.3V 系统的输出能够被补偿,留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。 输出电压规范确定后,就已经假定:高输出驱动的是输出和地之间的负载,而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话,那么输出电压实际上要高得多,因为拉高输出的机制是负载电阻,而不是输出三极管。如果我们设计一个二极管补偿电路 (见图 7-1),二极管 D1 的正向电压 (典型值 0.7V)将会使输出低电压上升,在 5V CMOS 输入得到 1.1V 至1.2V 的低电压。它安全地处于 5V CMOS 输入的低输入电压阈值之下。输出高电压由上拉电阻和连至3.3V 电源的二极管 D2 确定。这使得输出高电压大约比 3.3V 电源高 0.7V,也就是 4.0 到 4.1V,很安全地在 5V CMOS 输入阈值 (3.5V)之上。注:为了使电路工作正常,上拉电阻必须显著小于 5V CMOS 输入的输入电阻,从而避免由于输入端电阻分压器效应而导致的输出电压下降。上拉电阻还必须足够大,从而确保加载在 3.3V 输出上的电流在器件规范之内。技巧八:3.3V→5V使用电压比较器比较器的基本工作如下:• 反相 (-)输入电压大于同相 (+)输入电压时,比较器输出切换到 Vss。• 同相 (+)输入端电压大于反相 (-)输入电压时,比较器输出为高电平。为了保持 3.3V 输出的极性, 3.3V 输出必须连接到比较器的同相输入端。比较器的反相输入连接到由 R1 和 R2 确定的参考电压处,如图 8-1 所示。 计算 R1 和 R2R1 和 R2 之比取决于输入信号的逻辑电平。对于3.3V 输出,反相电压应该置于VOL 与VOH之间的中点电压。对于 LVCMOS 输出,中点电压为: 如果 R1 和 R2 的逻辑电平关系如下, 若 R2 取值为 1K,则 R1 为 1.8K。经过适当连接后的运算放大器可以用作比较器,以将 3.3V 输入信号转换为 5V 输出信号。这是利用了比较器的特性,即:根据 “反相”输入与 “同相”输入之间的压差幅值,比较器迫使输出为高(VDD)或低 (Vss)电平。注:要使运算放大器在 5V 供电下正常工作,输出必须具有轨到轨驱动能力。 技巧九:5V→3.3V直接连接通常 5V 输出的 VOH 为 4.7 伏, VOL 为 0.4 伏;而通常 3.3V LVCMOS 输入的 VIH 为 0.7 x VDD, VIL为 0.2 x VDD。当 5V 输出驱动为低时,不会有问题,因为 0.4 伏的输出小于 0.8 伏的输入阈值。当 5V 输出为高时, 4.7 伏的 VOH 大于 2.1 伏 VIH,所以,我们可以直接把两个引脚相连,不会有冲突,前提是3.3V CMOS 输出能够耐受 5 伏电压。 如果 3.3V CMOS 输入不能耐受 5 伏电压,则将出现问题,因为超出了输入的最大电压规范。可能的解决方案请参见技巧 10-13。技巧十:5V→3.3V使用二极管钳位很多厂商都使用钳位二极管来保护器件的 I/O 引脚,防止引脚上的电压超过最大允许电压规范。钳位二极管使引脚上的电压不会低于 Vss 超过一个二极管压降,也不会高于 VDD 超过一个二极管压降。要使用钳位二极管来保护输入,仍然要关注流经钳位二极管的电流。流经钳位二极管的电流应该始终比较小 (在微安数量级上)。如果流经钳位二极管的电流过大,就存在部件闭锁的危险。由于5V 输出的源电阻通常在 10Ω 左右,因此仍需串联一个电阻,限制流经钳位二极管的电流,如图 10-1所示。使用串联电阻的后果是降低了输入开关的速度,因为引脚 (CL)上构成了 RC 时间常数。 如果没有钳位二极管,可以在电流中添加一个外部二极管,如图 10-2 所示。 技巧十一:一5V→3.3V有源钳位使用二极管钳位有一个问题,即它将向 3.3V 电源注入电流。在具有高电流 5V 输出且轻载 3.3V 电源轨的设计中,这种电流注入可能会使 3.3V 电源电压超过 3.3V。为了避免这个问题,可以用一个三极管来替代,三极管使过量的输出驱动电流流向地,而不是 3.3V 电源。设计的电路如图 11-1 所示。 Q1的基极-发射极结所起的作用与二极管钳位电路中的二极管相同。区别在于,发射极电流只有百分之几流出基极进入 3.3V 轨,绝大部分电流都流向集电极,再从集电极无害地流入地。基极电流与集电极电流之比,由晶体管的电流增益决定,通常为10-400,取决于所使用的晶体管。技巧十二:5V→3.3V电阻分压器可以使用简单的电阻分压器将 5V 器件的输出降低到适用于 3.3V 器件输入的电平。这种接口的等效电路如图 12-1 所示。 通常,源电阻 RS 非常小 (小于 10Ω),如果选择的 R1 远大于RS 的话,那么可以忽略 RS 对 R1 的影响。在接收端,负载电阻 RL 非常大 (大于500 kΩ),如果选择的R2远小于RL的话,那么可以忽略 RL 对 R2 的影响。在功耗和瞬态时间之间存在取舍权衡。为了使接口电流的功耗需求最小,串联电阻 R1 和 R2 应尽可能大。但是,负载电容 (由杂散电容 CS 和 3.3V 器件的输入电容 CL 合成)可能会对输入信号的上升和下降时间产生不利影响。如果 R1 和 R2 过大,上升和下降时间可能会过长而无法接受。如果忽略 RS 和 RL 的影响,则确定 R1 和 R2 的式子由下面的公式 12-1 给出。 公式 12-2 给出了确定上升和下降时间的公式。为便于电路分析,使用戴维宁等效计算来确定外加电压 VA 和串联电阻R。戴维宁等效计算定义为开路电压除以短路电流。根据公式 12-2 所施加的限制,对于图 12-1 所示电路,确定的戴维宁等效电阻 R 应为 0.66*R1,戴维宁等效电压 VA 应为0.66*VS。 例如,假设有下列条件存在:• 杂散电容 = 30 pF• 负载电容 = 5 pF• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs• 外加源电压 Vs = 5V确定最大电阻的计算如公式 12-3 所示。 技巧十三:3.3V→5V电平转换器尽管电平转换可以分立地进行,但通常使用集成解决方案较受欢迎。电平转换器的使用范围比较广泛:有单向和双向配置、不同的电压转换和不同的速度,供用户选择最佳的解决方案。器件之间的板级通讯 (例如, MCU 至外设)通过 SPI 或 I2C™ 来进行,这是最常见的。对于SPI,使用单向电平转换器比较合适;对于 I2C,就需要使用双向解决方案。下面的图 13-1 显示了这两种解决方案。 模拟3.3V 至 5V 接口的最后一项挑战是如何转换模拟信号,使之跨越电源障碍。低电平信号可能不需要外部电路,但在 3.3V 与 5V 之间传送信号的系统则会受到电源变化的影响。例如,在 3.3V 系统中,ADC转换1V峰值的模拟信号,其分辨率要比5V系统中 ADC 转换的高,这是因为在 3.3V ADC 中,ADC 量程中更多的部分用于转换。但另一方面,3.3V 系统中相对较高的信号幅值,与系统较低的共模电压限制可能会发生冲突。 19种5V怎么转3.3V技巧和电路 电路一点通 2022年03月19日 11:59 听全文 技巧一:使用LDO稳压器,从5V电源向3.3V系统供电 每天中午12:00 电路技术分享,记得来翻 免费资料下载 -戳进来-->电子技术下载资料精选-标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为 3.3V,就不能使用它们。压差为几百个毫伏的低压降 (Low Dropout, LDO)稳压器,是此类应用的理想选择。图 1-1 是基本LDO 系统的框图,标注了相应的电流。从图中可以看出, LDO 由四个主要部分组成:1. 导通晶体管2. 带隙参考源3. 运算放大器4. 反馈电阻分压器在选择 LDO 时,重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数,将会得到最优的设计。 LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时, LDO 的效率可用输出电压除以输入电压来近似地得到。然而,轻载时,必须将 IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO 对于线路和负载的突然变化有更快的响应。技巧二:采用齐纳二极管的低成本供电系统这里详细说明了一个采用齐纳二极管的低成本稳压器方案。 可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器,如图 2-1 所示。在很多应用中,该电路可以替代 LDO 稳压器并具成本效益。但是,这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外,它的能效较低,因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro® MCU的电流,从而使VDD 保持在允许范围内。由于流经齐纳二极管的电流变化时,二极管的反向电压也将发生改变,所以需要仔细考虑 R1 的值。R1 的选择依据是:在最大负载时——通常是在PICmicro MCU 运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时,在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率,也不超过 PICmicro MCU的最大 VDD。技巧三:采用3个整流二极管的更低成本供电系统 图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。我们也可以把几个常规开关二极管串联起来,用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3 的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU 处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD 的电路,可以提高R1 的阻值,甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是:在最大负载时——通常是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。技巧四:使用开关稳压器,从5V电源向3.3V系统供电如图 4-1 所示,降压开关稳压器是一种基于电感的转换器,用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1 的导通(ON)时间来实现的。由于 MOSFET 要么处于低阻状态,要么处于高阻状态(分别为 ON 和OFF),因此高输入源电压能够高效率地转换成较低的输出电压。当 Q1 在这两种状态期间时,通过平衡电感的电压- 时间,可以建立输入和输出电压之间的关系。 对于 MOSFET Q1,有下式: 在选择电感的值时,使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值,是个很好的初始选择。 在选择输出电容值时,好的初值是:使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载,电压过冲能处于可接受范围之内。 在选择二极管 D1 时,应选择额定电流足够大的元件,使之能够承受脉冲周期 (IL)放电期间的电感电流。 数字连接在连接两个工作电压不同的器件时,必须要知道其各自的输出、输入阈值。知道阈值之后,可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时,请务必参考制造商的数据手册以获得实际的阈值电平。 技巧五:3.3V →5V直接连接将 3.3V 输出连接到 5V 输入最简单、最理想的方法是直接连接。直接连接需要满足以下 2 点要求:• 3.3V输出的 VOH 大于 5V 输入的 VIH• 3.3V输出的 VOL 小于 5V 输入的 VIL能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。3.3V LVCMOS 的 VOH (3.0V)大于5V TTL 的VIH (2.0V)且3.3V LVCMOS 的 VOL (0.5V)小于 5V TTL 的VIL (0.8V)。如果这两个要求得不到满足,连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。技巧六:3.3V→5V使用MOSFET转换器如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高,则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。在选择 R1 的阻值时,需要考虑两个参数,即:输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时,需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算: 由于输入容抗和电路板上的杂散电容是固定的,提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的开关时间,却是以增大5V 输入为低电平时的电流消耗为代价的。通常,切换到 0 要比切换到 1 的速度快得多,因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外,在选择 N 沟道 FET 时,所选 FET 的VGS 应低于3.3V 输出的 VOH。 技巧七:3.3V→5V使用二极管补偿表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。 从上表看出, 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此,即使来自 3.3V 系统的输出能够被补偿,留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。 输出电压规范确定后,就已经假定:高输出驱动的是输出和地之间的负载,而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话,那么输出电压实际上要高得多,因为拉高输出的机制是负载电阻,而不是输出三极管。如果我们设计一个二极管补偿电路 (见图 7-1),二极管 D1 的正向电压 (典型值 0.7V)将会使输出低电压上升,在 5V CMOS 输入得到 1.1V 至1.2V 的低电压。它安全地处于 5V CMOS 输入的低输入电压阈值之下。输出高电压由上拉电阻和连至3.3V 电源的二极管 D2 确定。这使得输出高电压大约比 3.3V 电源高 0.7V,也就是 4.0 到 4.1V,很安全地在 5V CMOS 输入阈值 (3.5V)之上。注:为了使电路工作正常,上拉电阻必须显著小于 5V CMOS 输入的输入电阻,从而避免由于输入端电阻分压器效应而导致的输出电压下降。上拉电阻还必须足够大,从而确保加载在 3.3V 输出上的电流在器件规范之内。技巧八:3.3V→5V使用电压比较器比较器的基本工作如下:• 反相 (-)输入电压大于同相 (+)输入电压时,比较器输出切换到 Vss。• 同相 (+)输入端电压大于反相 (-)输入电压时,比较器输出为高电平。为了保持 3.3V 输出的极性, 3.3V 输出必须连接到比较器的同相输入端。比较器的反相输入连接到由 R1 和 R2 确定的参考电压处,如图 8-1 所示。 计算 R1 和 R2R1 和 R2 之比取决于输入信号的逻辑电平。对于3.3V 输出,反相电压应该置于VOL 与VOH之间的中点电压。对于 LVCMOS 输出,中点电压为: 如果 R1 和 R2 的逻辑电平关系如下, 若 R2 取值为 1K,则 R1 为 1.8K。经过适当连接后的运算放大器可以用作比较器,以将 3.3V 输入信号转换为 5V 输出信号。这是利用了比较器的特性,即:根据 “反相”输入与 “同相”输入之间的压差幅值,比较器迫使输出为高(VDD)或低 (Vss)电平。注:要使运算放大器在 5V 供电下正常工作,输出必须具有轨到轨驱动能力。 技巧九:5V→3.3V直接连接通常 5V 输出的 VOH 为 4.7 伏, VOL 为 0.4 伏;而通常 3.3V LVCMOS 输入的 VIH 为 0.7 x VDD, VIL为 0.2 x VDD。当 5V 输出驱动为低时,不会有问题,因为 0.4 伏的输出小于 0.8 伏的输入阈值。当 5V 输出为高时, 4.7 伏的 VOH 大于 2.1 伏 VIH,所以,我们可以直接把两个引脚相连,不会有冲突,前提是3.3V CMOS 输出能够耐受 5 伏电压。 如果 3.3V CMOS 输入不能耐受 5 伏电压,则将出现问题,因为超出了输入的最大电压规范。可能的解决方案请参见技巧 10-13。技巧十:5V→3.3V使用二极管钳位很多厂商都使用钳位二极管来保护器件的 I/O 引脚,防止引脚上的电压超过最大允许电压规范。钳位二极管使引脚上的电压不会低于 Vss 超过一个二极管压降,也不会高于 VDD 超过一个二极管压降。要使用钳位二极管来保护输入,仍然要关注流经钳位二极管的电流。流经钳位二极管的电流应该始终比较小 (在微安数量级上)。如果流经钳位二极管的电流过大,就存在部件闭锁的危险。由于5V 输出的源电阻通常在 10Ω 左右,因此仍需串联一个电阻,限制流经钳位二极管的电流,如图 10-1所示。使用串联电阻的后果是降低了输入开关的速度,因为引脚 (CL)上构成了 RC 时间常数。 如果没有钳位二极管,可以在电流中添加一个外部二极管,如图 10-2 所示。 技巧十一:一5V→3.3V有源钳位使用二极管钳位有一个问题,即它将向 3.3V 电源注入电流。在具有高电流 5V 输出且轻载 3.3V 电源轨的设计中,这种电流注入可能会使 3.3V 电源电压超过 3.3V。为了避免这个问题,可以用一个三极管来替代,三极管使过量的输出驱动电流流向地,而不是 3.3V 电源。设计的电路如图 11-1 所示。 Q1的基极-发射极结所起的作用与二极管钳位电路中的二极管相同。区别在于,发射极电流只有百分之几流出基极进入 3.3V 轨,绝大部分电流都流向集电极,再从集电极无害地流入地。基极电流与集电极电流之比,由晶体管的电流增益决定,通常为10-400,取决于所使用的晶体管。技巧十二:5V→3.3V电阻分压器可以使用简单的电阻分压器将 5V 器件的输出降低到适用于 3.3V 器件输入的电平。这种接口的等效电路如图 12-1 所示。 通常,源电阻 RS 非常小 (小于 10Ω),如果选择的 R1 远大于RS 的话,那么可以忽略 RS 对 R1 的影响。在接收端,负载电阻 RL 非常大 (大于500 kΩ),如果选择的R2远小于RL的话,那么可以忽略 RL 对 R2 的影响。在功耗和瞬态时间之间存在取舍权衡。为了使接口电流的功耗需求最小,串联电阻 R1 和 R2 应尽可能大。但是,负载电容 (由杂散电容 CS 和 3.3V 器件的输入电容 CL 合成)可能会对输入信号的上升和下降时间产生不利影响。如果 R1 和 R2 过大,上升和下降时间可能会过长而无法接受。如果忽略 RS 和 RL 的影响,则确定 R1 和 R2 的式子由下面的公式 12-1 给出。 公式 12-2 给出了确定上升和下降时间的公式。为便于电路分析,使用戴维宁等效计算来确定外加电压 VA 和串联电阻R。戴维宁等效计算定义为开路电压除以短路电流。根据公式 12-2 所施加的限制,对于图 12-1 所示电路,确定的戴维宁等效电阻 R 应为 0.66*R1,戴维宁等效电压 VA 应为0.66*VS。 例如,假设有下列条件存在:• 杂散电容 = 30 pF• 负载电容 = 5 pF• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs• 外加源电压 Vs = 5V确定最大电阻的计算如公式 12-3 所示。 技巧十三:3.3V→5V电平转换器尽管电平转换可以分立地进行,但通常使用集成解决方案较受欢迎。电平转换器的使用范围比较广泛:有单向和双向配置、不同的电压转换和不同的速度,供用户选择最佳的解决方案。器件之间的板级通讯 (例如, MCU 至外设)通过 SPI 或 I2C™ 来进行,这是最常见的。对于SPI,使用单向电平转换器比较合适;对于 I2C,就需要使用双向解决方案。下面的图 13-1 显示了这两种解决方案。 模拟3.3V 至 5V 接口的最后一项挑战是如何转换模拟信号,使之跨越电源障碍。低电平信号可能不需要外部电路,但在 3.3V 与 5V 之间传送信号的系统则会受到电源变化的影响。例如,在 3.3V 系统中,ADC转换1V峰值的模拟信号,其分辨率要比5V系统中 ADC 转换的高,这是因为在 3.3V ADC 中,ADC 量程中更多的部分用于转换。但另一方面,3.3V 系统中相对较高的信号幅值,与系统较低的共模电压限制可能会发生冲突。因此,为了补偿上述差异,可能需要某种接口电路。本节将讨论接口电路,以帮助缓和信号在不同电源之间转换的问题。技巧十四:3.3V→5V模拟增益模块从 3.3V 电源连接至 5V 时,需要提升模拟电压。33 kΩ 和 17kΩ 电阻设定了运放的增益,从而在两端均使用满量程。11 kΩ 电阻限制了流回 3.3V 电路的电流。 技巧十五:3.3V→5V模拟补偿模块该模块用于补偿 3.3V 转换到 5V 的模拟电压。下面是将 3.3V 电源供电的模拟电压转换为由 5V电源供电。右上方的 147 kΩ、 30.1 kΩ 电阻以及+5V 电源,等效于串联了 25 kΩ 电阻的 0.85V 电压源。这个等效的 25 kΩ 电阻、三个 25 kΩ 电阻以及运放构成了增益为 1 V/V 的差动放大器。0.85V等效电压源将出现在输入端的任何信号向上平移相同的幅度;以 3.3V/2 = 1.65V 为中心的信号将同时以 5.0V/2 = 2.50V 为中心。左上方的电阻限制了来自 5V 电路的电流。 技巧十六:5V→3.3V有源模拟衰减器此技巧使用运算放大器衰减从 5V 至 3.3V 系统的信号幅值。要将 5V 模拟信号转换为 3.3V 模拟信号,最简单的方法是使用 R1:R2 比值为 1.7:3.3 的电阻分压器。然而,这种方法存在一些问题。1)衰减器可能会接至容性负载,构成不期望得到的低通滤波器。2)衰减器电路可能需要从高阻抗源驱动低阻抗负载。无论是哪种情形,都需要运算放大器用以缓冲信号。所需的运放电路是单位增益跟随器 (见图 16-1)。 电路输出电压与加在输入的电压相同。为了把 5V 信号转换为较低的 3V 信号,我们只要加上电阻衰减器即可。 如果电阻分压器位于单位增益跟随器之前,那么将为 3.3V 电路提供最低的阻抗。此外,运放可以从3.3V 供电,这将节省一些功耗。如果选择的 X 非常大的话, 5V 侧的功耗可以最大限度地减小。如果衰减器位于单位增益跟随器之后,那么对 5V源而言就有最高的阻抗。运放必须从 5V 供电,3V 侧的阻抗将取决于 R1||R2 的值。技巧十七:5V→3.3V模拟限幅器在将 5V 信号传送给 3.3V 系统时,有时可以将衰减用作增益。如果期望的信号小于 5V,那么把信号直接送入 3.3V ADC 将产生较大的转换值。当信号接近 5V 时就会出现危险。所以,需要控制电压越限的方法,同时不影响正常范围中的电压。这里将讨论三种实现方法。1. 使用二极管,钳位过电压至 3.3V 供电系统。2. 使用齐纳二极管,把电压钳位至任何期望的电压限。3. 使用带二极管的运算放大器,进行精确钳位。进行过电压钳位的最简单的方法,与将 5V 数字信号连接至 3.3V 数字信号的简单方法完全相同。使用电阻和二极管,使过量电流流入 3.3V 电源。选用的电阻值必须能够保护二极管和 3.3V 电源,同时还不会对模拟性能造成负面影响。如果 3.3V 电源的阻抗太低,那么这种类型的钳位可能致使3.3V 电源电压上升。即使 3.3V 电源有很好的低阻抗,当二极管导通时,以及在频率足够高的情况下,当二极管没有导通时 (由于有跨越二极管的寄生电容),此类钳位都将使输入信号向 3.3V 电源施加噪声。 为了防止输入信号对电源造成影响,或者为了使输入应对较大的瞬态电流时更为从容,对前述方法稍加变化,改用齐纳二极管。齐纳二极管的速度通常要比第一个电路中所使用的快速信号二极管慢。不过,齐纳钳位一般来说更为结实,钳位时不依赖于电源的特性参数。钳位的大小取决于流经二极管的电流。这由 R1 的值决定。如果 VIN 源的输出阻抗足够大的话,也可不需要 R1。 如果需要不依赖于电源的更为精确的过电压钳位,可以使用运放来得到精密二极管。电路如图 17-3所示。运放补偿了二极管的正向压降,使得电压正好被钳位在运放的同相输入端电源电压上。如果运放是轨到轨的话,可以用 3.3V 供电。 由于钳位是通过运放来进行的,不会影响到电源。运放不能改善低电压电路中出现的阻抗,阻抗仍为R1 加上源电路阻抗。技巧十八:驱动双极型晶体管在驱动双极型晶体管时,基极 “驱动”电流和正向电流增益 (Β/hFE)将决定晶体管将吸纳多少电流。如果晶体管被单片机 I/O 端口驱动,使用端口电压和端口电流上限 (典型值 20 mA)来计算基极驱动电流。如果使用的是 3.3V 技术,应改用阻值较小的基极电流限流电阻,以确保有足够的基极驱动电流使晶体管饱和。 RBASE的值取决于单片机电源电压。公式18-1 说明了如何计算 RBASE。 如果将双极型晶体管用作开关,开启或关闭由单片机 I/O 端口引脚控制的负载,应使用最小的 hFE规范和裕度,以确保器件完全饱和。 3V 技术示例: 对于这两个示例,提高基极电流留出裕度是不错的做法。将 1mA 的基极电流驱动至 2 mA 能确保饱和,但代价是提高了输入功耗。技巧十九:驱动N沟道MOSFET晶体管在选择与 3.3V 单片机配合使用的外部 N 沟道MOSFET 时,一定要小心。MOSFET 栅极阈值电压表明了器件完全饱和的能力。对于 3.3V 应用,所选 MOSFET 的额定导通电阻应针对 3V 或更小的栅极驱动电压。例如,对于具有 3.3V 驱动的100 mA负载,额定漏极电流为250 μA的FET在栅极 - 源极施加 1V 电压时,不一定能提供满意的结果。在从 5V 转换到 3V 技术时,应仔细检查栅极- 源极阈值和导通电阻特性参数,如图 19-1所示。稍微减少栅极驱动电压,可以显著减小漏电流。 对于 MOSFET,低阈值器件较为常见,其漏-源电压额定值低于 30V。漏-源额定电压大于 30V的 MOSFET,通常具有更高的阈值电压 (VT)。 如表 19-1 所示,此 30V N 沟道 MOSFET 开关的阈值电压是 0.6V。栅极施加 2.8V 的电压时,此MOSFET 的额定电阻是 35 mΩ,因此,它非常适用于 3.3V 应用。 对于 IRF7201 数据手册中的规范,栅极阈值电压最小值规定为 1.0V。这并不意味着器件可以用来在1.0V 栅 - 源电压时开关电流,因为对于低于 4.5V 的VGS (th),没有说明规范。对于需要低开关电阻的 3.3V 驱动的应用,不建议使用 IRF7201,但它可以用于 5V 驱动应用。
电流检测的应用 电路检测电路常用于:高压短路保护、电机控制、DC/DC换流器、系统功耗管理、二次电池的电流管理、蓄电池管理等电流检测等场景。 对于大部分应用,都是通过感测电阻两端的压降测量电流。 一般使用电流通过时的压降为数十mV~数百mV的电阻值,电流检测用低电阻器使用数Ω以下的较小电阻值;检测数十A的大电流时需要数mΩ的极小电阻值,因此,以小电阻值见长的金属板型和金属箔型低电阻器比较常用,而小电流是通过数百mΩ~数Ω的较大电阻值进行检测。 测量电流时, 通常会将电阻放在电路中的两个位置。第一个位置是放在电源与负载之间。这种测量方法称为高侧感测。通常放置感测电阻的第二个位置是放在负载和接地端之间。这种电流感测方法称为低侧电流感测。 两种测量方法各有利弊,低边电阻在接地通路中增加了不希望的额外阻抗;采用高侧电阻的电路必须承受相对较大的共模信号。低侧电流测量的优点之一是共模电压, 即测量输入端的平均电压接近于零。这样更便于设计应用电路, 也便于选择适合这种测量的器件。低侧电流感测电路测得的电压接近于地, 在处理非常高的电压时、 或者在电源电压可能易于出现尖峰或浪涌的应用中, 优先选择这种方法测量电流。由于低侧电流感测能够抗高压尖峰干扰, 并能监测高压系统中的电流。 电流检测电路 1、低侧检测 低侧电流感测的主要缺点是采用电源接地端和负载、系统接地端时,感测电阻两端的压降会有所不同。如果其他电路以电源接地端为基准,可能会出现问题。为最大限度地避免此问题,存在交互的所有电路均应以同一接地端为基准, 降低电流感测电阻值有助于尽量减小接地漂。 如上图,如果图中运放的 GND 引脚以 RSENSE 的正端为基准,那么其共模输入范围必须覆盖至零以下,也就是GND - (RSENSE × ILOAD)。Rsensor将地(GND)隔开了。 2、高侧检测 随着大量包含高精度放大器和精密匹配电阻的IC的推出,在高侧电流测量中使用差分放大器变得非常方便。高侧检测带动了电流检测IC 的发展,降低了由分立器件带来的参数变化、器件数目太多等问题,集成电路方便了我们使用。下图为一种高侧检测的 IC 方案: 检测电路连接方式 对电流通过电阻器时的压降进行检测,需要从电阻器的两端引出用于检测电压的图案。电压检测连接如下图(2)所示,建议从电阻器电极焊盘的内侧中心引出。这是因为电路基板的铜箔图案也具备微小的电阻值,需要避免铜箔图案的电阻值所造成的压降的影响。 如果按照下图(1)所示,从电极焊盘的侧面引出电压检测图案,检测对象将是低电阻器电阻值加上铜箔图案电阻值的压降,无法正确地检测电流。 PCB Layout参考:
文章目录 2.1.运放和比较器 2.2.差分放大 2.3.偏置电压 2.4.运放放大倍数的选择 2.5.运放选型 1.1.不同数量的采样电阻方案 1.2.采样电阻的位置 1.3.采样窗口问题 1.电流采样方案 2.运放电路 1.电流采样方案 1.1.不同数量的采样电阻方案 电流采样是FOC中基础且重要的一个步骤,只有电流采样准确了整个算法才能获得好的效果。电流采样是采集续流电流,也就是在三个下管导通的时候采样,采集中间时刻的电流,可以反映平均电流(用电感续流来理解,在电感续流的时候,中间时刻的电流就可以反应平均电流)。电流采样方式一般分为三电阻、双电阻、单电阻采样,其优缺点如下图所示。 1.2.采样电阻的位置 这里使用下采样电阻,也就是电流采样电阻放在下端,有两个好处:一是共模电压接近0V,信号处理相对比较容易。二是在一个PWM周期内采样电阻存在不通电的情况,这样可以降低采样电阻的功率。另外,母线上还有一个母线电阻,这个电阻有两个作用。一是用于单电阻采样;二是采集母线电流,实现过流保护。另外,存在将电阻串在相线上的情况,如下图所示。此时相比下电阻采样,采集的电流就不同了,因为电流始终是连续的,不存在采样窗口的问题。为了采集平均电流,可以采集三上桥臂导通的中间时刻的电流。但是这种方案运放的共模电压也高了,并且由于电流始终流过电阻,所以电阻的功率要比下电阻采样要高。 1.3.采样窗口问题 当下管的PWM占空比很小的时候,如下图所示的PWM3。由于ADC采样需要保持一定的时间,所以占空比很小的时候采集到的数据就可能不准。由KCL可知此时的三相电流的和为0,此时如果是三电阻采样方案,那么可以使用另外两相占空比大的算出第三相的电流。而如果是双电阻采样那么就没办法了,只能就这样使用,或者限制下管的最小占空比,这样才能保证采样的电流是准确的。对于单电阻采样来说,需要根据不同的开关组合得到对应的电流,而且需要在一个PWM周期内采样两次,依靠算法来重构三相电流,所以是最困难的一种方案。 2.运放电路 为了降低采样电阻的功耗,一般采样电阻的阻值都很小。那么其两端的压差也很小,如果直接输入单片机的ADC进行采集,那么单片机很难分辨出来。所以为了提高分辨率,需要对电压进行放大。此外,这么小的电压信号在放大之前也很容易受到干扰,所以对于PCB的布局布线有要求,需要尽量减小干扰。注意:采集到的电流信号不需要进行滤波处理,因为滤波会造成信号延迟。 2.1.运放和比较器 如下图所示,比较器的两个输入端接两个模拟信号,比较器的输出是一个数字信号,即高低电平。但是比较器内部是集电极开路或者漏极开路输出,所以需要在比较器的输出端接上拉电阻。比较器输出数字信号,他的跳边沿很陡。也就是说比较器的输出要么饱和,要么截止,而运放一般工作在放大区。所以按照输出特性曲线来说,比较器工作在下图的红圈处(注意下面的红圈也可以认为是负饱和区,只不过一般运放的负端接GND,那么就是0V,也认为是截止)。而运放工作在虚线内的放大区。为了让比较器的输出沿更陡,一般接一个正反馈。而运放工作在线性区。为了让运放不饱和,一般会接一个负反馈,抑制运放的饱和,让他工作在线性区。此外,运放接入正反馈,也可以当做比较器来使用。 2.2.差分放大 所谓差分就是对两个信号求差,差分放大就是对两个信号的差值进行放大。其实这里根据采样电路就决定了使用的就是差分,因为需要计算的是采样电阻两端的压差,也就是电位差,这就是差分。差分放大的好处是可以消除共模干扰,所谓共模就是信号对地来说,共模干扰就是信号相对于地这个参考点来说的干扰。如下图所示,如果Ia+和Ia-都存在对地的干扰,那么信号作差之后共模干扰就会减小,这样运放输出的信号就更加准确。差分接法虽然可以减小共模干扰的影响,但是也存在差模干扰。所谓差模干扰,就是两根信号线之间的干扰。这是因为两个信号线之间的环路有磁场的变化,这样就会引入干扰。所以差模干扰跟信号走线也有关系,如果两根信号线之间的环路比较大的话,空间就会大,这样磁场变化引起的干扰也就会越大。因此差分接法走线的时候也尽量要走差分线,这样可以把环路空间减小,起到抑制差模干扰的作用。如下图所示,上面的走线围城的面积空间大,环路大,这样信号线上有电流流过时,就会产生空间磁场,就会有磁耦合产生干扰。而下面的走线形式环路小,空间小,这样产生的干扰就小,下面这种形式的走线就是差分走线。实际的PCB中,差分走线的间距放一倍的线宽就行,一般是0.3mm。并且走线必须要同一层,不在同一层的话需要打孔,打孔的话就会产生寄生电容,这样就会对信号产生影响,所以走线最好在同一层。 2.3.偏置电压 由于采样电阻上的电流可以从下往上流,也可以从上往下流,也就是两端的电压可正可负,那么输入运放的差分电压就是正负电压。如果运放是正负电源供电,那么此时运放可以输出放大的正负电压,但是单片机没法检测负压信号,所以运放只能单电源供电。如果运放是单电源供电,那么又无法输出负压,所以需要对负压进行处理,也就是对负压进行电压抬升,如下图所示。这个抬升电压也很简单,根据波形对称,再考虑单片机的AD采样电压为3.3V,所以选择3.3V的一半。 2.4.运放放大倍数的选择 为了提高分辨率,让运放的输出越接近3.3V越好,留一点余量一般考虑输出3V即可。这里的运放输出3V,指的是采样电阻流过电机的额定电流时运放的输出。所以这里也能看出来,如果电机的工况能够确定,这里的运放放大倍数也能确定。也就是如果选了个大电机,而工况都是小负载电流很小,那么按照电机额定电流设计的电路板的分辨率就会低,控制效果不好。这也解释了为什么ODrive在云台电机这种小电流的电机上没有进行电流采样,因为它是针对大电流设计的,小电流的时候分辨率太低了。对于以下电阻的取值,需要根据放大倍数来选择。反馈电阻一般不建议大于100K,因为根据大量测试大于100K的话容易引入噪音,也就是干扰。最后根据运放的虚短和虚断就可以求得运放的输出和输入之间的关系。在匹配好放大倍数的前提下,这里的2K电阻考虑到了一定的限流作用,而且功耗会低一些。其他没有很多的考虑,这里选择1K的电阻,然后和反馈电阻匹配好放大倍数也可以。此外,有的时候会在运放的两个输入端接入一个pF级别的电容,用于滤除差分干扰。但是只要能够控制这个差分回路,可以不用接这个电容,接了这个电容可能会对信号造成延迟。所以即使加,也是加入一个很小的电容,pF级别。运放的输出到单片机的ADC引脚之间有一个电阻R97,这个电阻一般取值为几十欧姆,要考虑ADC内部的采样保持电容的充电时间。这个电阻是充电阻抗,可以破坏走线寄生参数带来的震荡。因为走线上存在寄生参数,很容易满足震荡条件,加了电阻的话可以破坏震荡条件。(?) 2.5.运放选型 运放选型一般从供电电压、带宽、速度(压摆率)等角度考虑。供电电压一般参考单片机的电压来选择, 比如3.3V的单片机就选择3.3V供电的运放。带宽就是在这个频率范围内,放大的信号不出现衰减或失真,一般经验值选择5-20M。压摆率表示运放的输出速度,也就是输出电压的变化率,一般选择在5-10V/us。此外, 采样电阻上的信号的频率并不等于载波频率,而是跟转速有关系,也就是一个电周期的频率大小。电流采样的运放不一定要选择高速运放,一般来说压摆率选择5V/us也足够使用。
1 什么是运算放大器 运算放大器(运放)用于调节和放大模拟信号,运放是一个内含多级放大电路的集成器件,如图所示: 左图为同相位,Vn端接地或稳定的电平,Vp端电平上升,则输出端Vo电平上升,Vp端电平下降,则输出端Vo电平下降;右图为反相位,Vp端接地或稳定的电平,Vn端电平上升,则输出端Vo电平下降,Vn端电平下降,则输出端Vo电平上升 2 运算放大器的性质 理想运算放大器具备以下性质: 无限大的输入阻抗: 理想的运算放大器输入端不容许任何电流流入,即输入信号V+与V-两端点的电流信号恒为零,即输入阻抗无限大 趋近于零的输出阻抗: 理想运算放大器的输出端是一个完美的电压源,无论流至放大器负载的电流如何变化,放大器的输出电压恒为一定值,即输出阻抗为零 无限大的开回路增益: 理想运算放大器的开回路的状态下,输入端的差动信号有无限大的电压增益,这个特性使得运算放大器十分适合在实际应用时加上负反馈组态 无限大的共模抑制比: 理想运算放大器只能对V+与V-两端点电压的差值(差分信号)有反应,即只放大V + − V − 的部份。对于两输入信号的相同的部分(共模信号)将完全忽略不计 共模信号:双端输入时,两个信号相同。差模信号:双端输入时,两个信号的相位相差180度 集成运算放大器有两种工作状态: 线性状态和非线性状态,当给集成运算放大器加上负反馈电路时,工作在线性状态,如果给集成运算放大器加正反馈电路或当其在开环工作时,工作在非线性状态 工作在线性状态的集成运算放大器有以下特点: 具有虚断特性及流入和流出输入端的电流都为0,I-=I+=0A 具有虚短的特性及两个输入端的电压相等,U+=U- 虚短和虚断 虚短: 集成运算放大器的开环放大倍数很大,一般通用型的运算放大器的开环电压放大倍数都在80dB以上,但是运放的输出电压是有限制的,一般 在10V~14V,然而运放的差模输入电压不足1 mV,因此可以输入两端可以近似等电位,就相当于短路。开环电压放大倍数越大,两输入端的电位越接近相等,这种特性称之为虚短 虚断: 集成运算放大器具有输入高阻抗的特性,一般同向输入端和反向输入端的输入电阻都在1MΩ以上,所以输入端流入运放的电流往往小于1uA,远小于输入端外电路的电流。所以这里通常可把运放的两输入端视为开路,并且运放的输入电阻越大,同向和反向输入两端越接近开路。在运放处于线性状态时,根据这个特性可以把两输入端视为等效开路,简称虚断 工作在非线性状态的集成运算放大器具有以下特点: 当同相输入端电压大于反向输入端电压时,输出电压为高电平 当同相输入端电压小于反向输入端电压时,输出电压为低电平 3 运算放大器的分类 运算放大器按参数可分类为如图所示: 通用型运算放大器: 价格低廉,其性能指标适合于一般应用场景,常用型号LM358、LM324 低温漂型运算放大器: 在精密仪器、弱信号检测等自动控制仪表中,失调电压要小且不随温度的变化而变化,常用型号OP07、AD508 高精度运算放大器: 受温度影响小,噪声低,灵敏度高,适合微小信号放大,常用型号CF725M 高阻型运算放大器: 差模输入阻抗非常高,输入偏置电流非常小,一般Rid>1GΩ~1TΩ,Ib为几皮安到几十皮安,常用型号LF355、CA3130 高速型运算放大器: 具有高的转换速率和宽的频率响应,用于快速A/D和D/A转换器,常用型号LM318、AD8052 低功耗型运算放大器: 低电源电压供电、低功率消耗,常用型号LM321、AD849 高压大功率型运算放大器: 运放的输出电压受供电电源的限制,普通运放若要提高输出电压或增大输出电流,需要加辅助电路。高压大功率运放外部不需要任何电流,即可输出高电压和大电流,常用型号PA44、A791 可编程控制运算放大器: 放大倍数可变,常用型号PGA103A、LTC6910 4 运算放大器的参数 共模输入电阻: 表示运算放大器工作在线性区时,输入共模电压范围与该范围内偏置电流的变化量之比 直流共模抑制: 用于衡量运算放大器对作用在两个输入端的相同直流信号的抑制能力 交流共模抑制: 用于衡量运算放大器对作用在两个输入端的相同交流信号的抑制能力 增益带宽积: 是个常量,定义在开环增益随频率变化的特性曲线中以(-20dB/10倍频程)滚降的区域 输入偏置电流: 指运算放大器工作在线性区时流入输入端的平均电流 偏置电流温漂: 输入偏置电流在温度变化时产生的变化量 输入失调电流: 流入两个输入端的电流之差 输入失调电流温漂: 输入失调电流在温度变化时产生的变化量 差模输入电阻: 输入电压的变化量与相应的输入电流变化量之比,电压的变化导致电流的变化 输出阻抗: 运算放大器工作在线性区时,输出端的内部等效小信号阻抗 输出电压摆幅: 输出信号不发生钳位的条件下能够达到的最大电压摆幅的峰值 功耗: 在给定电源电压下所消耗的静态功耗 电源抑制比: 衡量电源电压变化时运算放大器保持其输出不变的能力 转换速率: 输出电压的变化量与发生变化所需要时间之比的最大值 电源电流: 指定电源电压下器件消耗的静态电流 单位增益带宽: 开环增益大于1时运算放大器的最大工作频率 输入失调电压: 表示使输出电压为零时需要在输入端作用的电压差 输入失调电压温漂: 指温度变化引起的输入失调电压的变化 输入电容: 表示运算放大器工作在线性区时任何一个输入端的等效电容 输入电压范围: 运算放大器正常工作时,允许输入电压的范围 输入电压噪声密度: 可以看作是连接到任意一个输入端的串联噪声电压源 输入电流噪声密度: 可以看作是两个噪声电流源,连接到每个输入端和公共端 5 运算放大器的应用 反相放大电路如图所示: 反相放大电路输入输出电压关系: 同相放大电路如图所示: 同相放大电路输入输出电压关系: 加法电路如图所示: 加法电路输入输出电压关系: 减法电路如图所示: 减法电路输入输出电压关系: 积分电路如图所示: 积分电路输入输出电压关系: 微分电路如图所示: 微分电路输入输出电压关系: 差分放大电路如图所示: 差分放大电路输入输出电压关系: 电压跟随器如图所示: 电磁采样放大电路如图所示:
引言 图1:待分析电路图 图1中的电路哪里是负反馈?放大倍数怎么计算?一起来看本文吧。 运放分析的要义 虚短与虚断 图2:运算放大器示意图 (1)虚短 如图1所示,虚短是指运放的输入端V+和V-可视为电压差很小,即近似相等:V-=V+,由于并没有实际的物理连接,故我们称其为虚短(以区别物理连接的短路),若其中一端接地,则另一端在必要时,可认为虚地。 (2)虚断 由于运放是高阻抗器件,可以认为两个输入端向运放内部流动的电流数值为0,即I+=0,I_=0,直观感觉是两个端口之间像断开的,故称为虚断。 在电路分析中,根据情形使用这两个概念可以很方便的分析出电路的增益,输入输出阻抗等信息。 线性电路的可叠加性 在电路基础的课程中,我们学过线性电路的可叠加性,线性电路中,任一支路电压或电流都是电路中各个独立电源单独作用时,在该支路分别产生的电压或电流的叠加。 实际应用中,若有把AB两个电压源,可以把A接地,单独分析电路,再把B接地,分析电路,然后把两个结果相加即可。 实战分析 图1是一个比较复杂的运放电路,我们对其做分析,由于电路中只有运放和电阻,故为线性电路,满足线性叠加原理,故令V2= 0: 图3 对比模电课本可知这是个正向放大器: Vo1 = V+∗ (1+R6 / ( R2//R4)) V+=V1*(R3//R5)/(R1+R3+R5) 故: Vo1 = V1∗( R3//R5)/(R1+R3//R5)∗(1+R6/(R2//R4)) 图4 令V1=0,对照模电课本可知该电路为反向放大器: Vo2=−V2∗R6/R2 综上输出电压V0: V0 = V01+V02 V0= V1∗( R3//R5)/(R1+R3//R5)∗(1+R6/(R2//R4))-V2∗R6/R2 若R1, R2= 50,R3, R4,R5, R6=200,且如输入端为差分电压(V1 =-V2 )则有放大倍数A: A=V0/(V1−V2)=V0/2V1=4 反向放大器中为什么没有R4? 图5 如图5所示,由于虚断的原因,在运放的负输入端相当于接地,这样一来,R4相当于被短路了,故没有R4参与运算,这个是个标准的反相放大器。 仿真验证 为了验证分析是否正确,我们使用TI 公司的SPICE仿真软件TINA [1]验证一下,该软件可以免费申请,其使用方式见我的博文:《TI运放仿真软件TINA》。 图6:TINA仿真结果 从图6中可以看出,测试点3和点4的电压分别为100mV/-90度和100mV/+90度(相位相差180度),故差分信号V4-V3(从运放正输入端到负输入端)为200mV/90度,测试点5为输出电压,数值为800mV/90度,故放大倍数为:800mV/200mV=4,和分析得到的数值相同,验证完毕。 差分输出运放分析 图7:差分输入的情况 [2] 图8:单端输入的情况 [2]
在仪表放大器的设计中,有时会注意设计相对于输入同相电压(VCM)可实现的输出电压(VOUT)范围的特性及REF基准的处理方法,但有时也会忽略规则而难以特性化。 美国模拟器件公司的AD8237是为了...
有工程师表示遇到过,用示波器采集运放的输出波形时,在某一输入电压处,原本很完美的正弦波出现了一点失真的情况,但不知是运放的原因还是其他外在原因。在了解工程师使用的运放类型之后,...
一、峰值检测电路定义 峰值检测电路(PKD,Peak Detector)的作用是对输入信号的峰值进行提取,产生输出Vo = Vpeak,为了实现这样的目标,电路输出值会一直保持,直到一个新的更大的峰值出现或电路复位。 峰值检测电路在AGC(自动增益控制)电路和传感器最值求取电路中广泛应用,自己平时一般作为程控增益放大器倍数选择的判断依据。有的同学喜欢用AD637等有效值芯片作为程控增益放大器的判据,主要是因为集成的方便,但个人认为是不合理的,因为有效值和信号的正负峰值并没有必然联系;其次,实际应用中这类芯片太贵了。当然,像电子设计竞赛是可以的,因为测试信号总是正弦波,方波等。 二、峰值检测电路原理 顾名思义,峰值检测器(PKD,Peak Detector)(本文默认以正峰值检测为例)就是要对信号的峰值进行采集并保持。其效果如下如(MS画图工具绘制): 根据这样的要求,我们可以用一个二极管和电容器组成最简单的峰值检测器。如下图(TINA TI 7.0绘制): 这时候我们可以选择用面包板搭一个电路,接上信号源示波器观察结果,但在这之前利用仿真软件TINA TI进行简单验证会节省很多时间。通过简单仿真(输入正弦信号5kHz,2Vpp),我们发现仅仅一个二极管和电容器组成的峰值检测器可以工作,但性能并不是很理想,对1nF的电容器,100ms后达到稳定的峰值,误差达10%。而且,由于没有输入输出的缓冲,在实际应用中,电容器中的电荷会被其他部分电路负载消耗,造成峰值检测器无法保持信号峰值电压。 既然要改进,首先要分析不足。上图检测的误差主要来自与二极管的正向导通电压降,因此我们可以用模电书上说的“超级二极管”代替简单二极管(TINA TI 7.0绘制): 从仿真结果来看,同等测试条件下,检测误差大大减小。但我们知道,超级二极管有一个缺点,就是Vi从负电压变成正电压的过程中,为了闭合有二极管的负反馈回路,运放要结束负饱和状态,输出电压要从负饱和电压值一直到(Vi+V二极管)。这个过程需要花费时间,如果在这个过程,输入发生变化,输出就会出现失真。 因此,我们需要在电路中加入防止负饱和的措施,也就是说,我们输入部分的处理环节要能够尽量跟随输入信号的电压,并提供一个尽可能理想的二极管,同时能够提供有效的输入缓冲。一个经典的电路是通过在输入和输出间增加一个二极管,这有点类似于电压钳位(TINA TI 7.0绘制): 经过以上的简单描述,其实我们已经可以将峰值检测器分成几个模块: (1)模拟峰值存储器,即电容器。 (2)单向电流开关,即二极管。 (3)输入输出缓冲隔离,即运算放大器。 (4)电容放电复位开关(这部分非必须,如:如果电容值选取合适,两次采样时间间隔较大)。 3、几种峰值检测电路 采用二极管和电容器组成的峰值检测电路有多种实现方式和电路形式,在TI等公司的一下文献中,我们可以查到不少。就自己个人实验的结果而言,二极管、电容、放大器组成的峰值检测器有效工作频率范围在500kHz一下,对100mVpp以上的输入信号检测误差可达到3%以内,后文中3.2的曲线图能较有代表性地反映这类峰值检测器的性能。 3.1分立二极管电容型 TI公司的Difet 静电计级运算放大器OPA128的DATASHEET里提供了一个很好用的峰值检测器: TINA TI的仿真结果如下: 值得一提的是,该图有几个用心之处: (1)采用FET运放提高直流特性,减小偏置电流OPA128的偏置电流低至75fA。 (2)将场效应管当二极管用,可以有效减小反向电流同时增加第一个运放的输出驱动力。 (3)小电容应该是防止自激的。实际应用中可以用TL082双运放和1N4148来代替场效应管,性能价格比较高。 3.2无二极管型 该图使用TINA TI 7.0和Multisim10.1均未仿真成功,但电路应该是没有问题的,只是性能得看实验。重点一提的是EDN英文版上有篇文章(见参考文献)提供了一种非常棒的PKD: 性能如下: 该图用TINA未能仿真成功,Mutisim 12仿真成功: 性能如下: 3.3集成峰值检测电路 ADI公司有一款集成的PKD——PKD01,本质也是二极管加电容的结构,性能不详。 3.4其他结构峰值检测电路 在高速的环境下,二极管和电容结构的电路就无法适应了,作者见过FPGA+DAC+高速比较器组成的峰值检测器,原理很简单,就是将DAC输出和输入信号作比较,FPGA负责DAC电压输出控制和比较器输出检测。 四、检查电路实例 4.1基本的峰值检测电路 本实验以峰值检测器为例, 说明可利用反馈环改进非线性的方法。峰值检测器是用来检测交流电压峰值的电路, 最简单的峰值检测器依据半波整流原理构成电路。如图下所示, 交流电源在正半周的一段时间内, 通过二极管对电容充电, 使电容上的电压逐渐趋近于峰值电压。只要 RC 足够大,可以认为其输出的直流电压数值上十分接近于交流电压的峰值。 这种简单电路的工作过程是, 在交流电压的每一周期中, 可分为电容充电和放电两个过程。在交流电压的作用下, 在正半周的峰值附近一段时间内, 通过二极管对电容 C 充电,而在其它时段电容 C 上的电压将对电阻 R 放电。当然,当外界交流电压刚接上时,需要经历多个周期, 多次充电, 才能使输出电压接近峰值。但是, 困难在于二极管是非线性元(器)件, 它的特性曲线如实图下所示。当交流电压较小时,检测得的直流电压往往偏离其峰值较多。 这里的泄放电阻R,是指与 C 并联的电阻、下一级的输入电阻、二极管的反向漏电阻、以及电容及电路板的漏电等效电阻。不难想到, 放电是不能完全避免的。同时, 适当的放电也是必要的。特别是当输入电压变小时, 通过放电才能使输出电压再次对应于输入电压的峰值。实际上, 检测器的输出电压大小与峰值电压的差别与泄放电流有关。仅当泄放电流可不计时, 输出电压才可认为是输入电压的峰值。用于检测仪器中的峰值检测器要求有较高的精度。检测仪器通常 R 值很大,且允许当输入交流电压取去后可有较长的时间检波输出才恢复到零。可以用较小的电容,从而使峰值电压建立的时间较短。 本实验的目的, 在于研究如何用运算放大器改进峰值检测器, 进一步了解运算放大器之应用。 4.2峰值检测电路的改进 为了避免次级输入电阻的影响, 可在检测器的输出端加一级跟随器(高输入阻抗)作为隔离级。 也可以按需要加一可调的泄放电阻。如果允许电路有很长的放电时间, 也可以不用外加泄放电阻。这种电路可以有效地隔离次级的影响, 且跟随器的输出电压(Vo)可视为与电容上的电压相等。 电路中的二极管, 仅在 Vi-Vo > 0 时才导通, 使电容C充电。这时, 二极管上的电压为(Vi-Vo)。为使在(Vi-Vo)很小时也能有足够的充电速度, 可将(Vi-Vo)经过放大, 再作用于二极管。按照这一设想, 可在检测器前加一级比较放大器。 在分析时常认为运算放大器失偏电压为理想值 0V。比较放大器是开环的差动放大器,它可以有很高的增益, 只要 Vi 略大于 Vo, 就可以输出很大的电压驱动 D1 对电容充电。例如运算放大器的增益为 100dB量级, 只需 Vi 比 Vo 大 0.02mV, 就可以输出 2V 的正向电压,显然, 加速了电容的充电过程,直至使 Vo 等于 Vi 的峰值为止。实际工作中, 决定 Vo 与 Vi 有差别的一个重要因素, 将是放大器输入端的失调电压。当然, 放大器也应有足够的带宽,以适应要求检测的交流电压的频率范围。 在 Vi-Vo < 0 时, 比较放大器的输出电压接近于负电源电压, 使 D1 上有较大的反向电压, D1 就会有一定的反向泄漏电流。为抑制 D1 的反向电流, 应使 D1 的正极在反向时的电压, 只略低于 Vo。为此, 在比较放大器(A2)与 D1 之间增设二极管 D2 和电阻 R2。 在 Vi > Vo 时, A2 输出较大的正向电压, 使 D2 与 D1 导通对电容充电。 在 Vi < Vo 时, A2 输出的反向电压使 D2 关断。这时, D2 的负极(D1 的正极)通过 R2 联于 A1 的输出端, 使 R2 一端的电压(对地)为 Vo。如图所示, 流过 D2 的反向电流通过 R2, 因而使 D2 的负极(D1 的正极)上和电容上的电压得以保持。 通常 R2 为数百kW的电阻, 例如在实图下中 R2 为 560kW。若 D2 的反向电流为 0.2mA, 则 R2 上的电压为 0.11V, 即 D1 上的反向电压为 0.11V。由此可见, D2 和 R2 有效的抑制了D1的反向电流, 其作用相当于增大了检测电路的泄放电阻。 还需注意, D2 还有极间电容 C2, 它与 R2 组成阻容耦合电路。以上的分析略去了 C2 的作用,实际上是假定输入信号的频率满足:W << 1/(R2C2)。 因此, 除了选用级间电容较小的二极管之外, 还应参照上式选择 R2。 上图是改进的峰值检测器的原理图。该电路还有一个实际问题。在输入信号的每周期的大部分时间中处于 Vi < Vo 的状态, 因而 A2 输出端的电压几乎等于负电源电压, A2 的中间级和输出级的某些管子, 必处于深饱和和深截止状态。仅当 Vi 在峰值附近的一小段时间中, A2 才可能在线性区中, A2 的某些管子应从深饱和状态(或深截止状态)转向线性区(放大区)中的状态。管子的这种状态的转换需要经历一段时间才能完成。这种效应限制了输入信号频率, 亦即限制了检测速度。 为了改善电路的速度, 用非线性元(器)件 D3, 将比较放大器组成非线性反馈的放大器。在 Vi > Vo 时,Vo2 高于 Vo, D3 处于反偏置状态(不导通),A2 仍可视为无反馈的高增益电路; 在 Vi < Vo 时,Vo2 低于 Vo, D3 处于正偏置状态(导通)呈现为低阻抗, A2 可视为有强反馈的低增益放大器。若 D3 的正向等效电阻为 RD3, 在 rD3 << R3 时, 只要 R3 充分大,保持 Vo 值变化较小,对于输入信号来说, 该电路相当于有偏置的跟随器。 若 rD3 可不计则输出电压为:Vo2 ≌ Vi -Vo – VD3。 Vo2 的最低值为 Vo2min ≌ -2VP – VD3。 式中 Vp 是输入电压 Vi 的峰值。在设计电路时, 若使 Vi 的最大峰值小于 A2 的负向摆幅之半,则 A2 就可以保持在线性区工作。当然,D3的 反向电阻应尽可能大,以保证 Vo2 为正值时不致通过 D3 泄漏至 Vo。 综上所述, 较完善的峰值检测器电路如实图下所示。 参数选择: 按照上面的分析, R3 应满足:RD3 >> R3 >> rD3 ,RD3 是 D3 的反向等效电阻。因 rD3 常在 100W 量级, RD3 常在 1000kW 量级或更大, 故 R3 可选为 10kW 量级。 整个电路,A2是输入缓冲,其输入端包含A1的输出反馈,用于实现比较功能“Vi高于Vo就打开下级电路”。A1是输出缓冲。 注意: 1、只要 R3 充分大,就能保持 Vo 值变化较小。 2、R2用于减少D2的反相泄露电阻。