N沟道与P沟道MOS管在结构、工作原理及应用上不同,N沟道适用于高速低噪环境,P沟道常用于低功率应用。 MOS管因为根据内部结构的不同,分为N沟道和P沟道两种类型,那么N沟道MOS管和P沟道MOS管的区别到底在哪里呢?今天,就让我们一起来了解一下。(这里讲解的N沟道MOS管和P沟道MOS管都是增强型)。 一、结构方面 N沟道MOS管是以一个掺入了少量正离子的P型半导体做为衬底,然后在衬底上制作两个高浓度的N +区作为源极和漏极。随后,在源极和漏极之间的绝缘层上制作金属层作为栅极。而P 沟道 MOS 管则是以一个掺入了少量负离子的N型半导体做为衬底,在衬底上制作两个 P + 区作为源极和漏极。随后,也是一样的,在源极和漏极之间的绝缘层上制作金属层作为栅极。 二、工作原理方面 虽然N沟道MOS管和P沟道MOS管在工作原理上基本一样,都是通过栅极电压来控制沟道的导电性,但是,它们在实现这一控制时,两者的具体结构差异导致了不同的导电行为。比如N沟道MOS管在栅极电压为正时导通(因为正电压吸引电子到沟道),而P沟道MOS管则是在栅极电压为负时导通(因为负电压排斥电子,使空穴占据沟道)。 三、应用领域 在应用领域方面,N沟道MOS管经常应用在低压、高速和低噪声环境的电路中,如放大器、模拟电路以及低功耗设备中。在电源管理电路中,比如DC-DC 转换器的开关管,也经常采用 N沟道MOS管来提高转换效率。而P沟道MOS管则是经常用在低功率应用上面,比如电源管理和模拟电路等一些需要低电压操作和低功率的场合。在逻辑电路的“下拉”功能中,也经常采用P沟道MOS管来实现逻辑信号的翻转和传输。 四、实际案例 为了更好地理解这两种MOS管在应用领域的区别,我们可以用一个智能家居系统中的电源管理模块来理解。在这个模块中,N沟道MOS管一般会被用作电源开关,因为它能够在短时间内快速响应控制信号,实现电源的精准开启和关闭,从而保障智能家居设备的低功耗运行。而P沟道MOS管则会被用作电源保护电路中的关键元件,因为它能够在检测到异常电压时迅速切断电路,从而保护整个系统不受到损害。 五、总结 N沟道MOS管和P沟道MOS管它们在结构、工作原理和应用领域中,都存在着显著差异。通过了解N沟道和P沟道的差异,能够有效的帮助我们更好地选择和应用这两种MOS管,以此,来满足不同电路的需求。
技巧一:使用LDO稳压器,从5V电源向3.3V系统标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为 3.3V,就不能使用它们。压差为几百个毫伏的低压降 (Low Dropout, LDO)稳压器,是此类应用的理想选择。图 1-1 是基本LDO 系统的框图,标注了相应的电流。从图中可以看出, LDO 由四个主要部分组成: 1. 导通晶体管2. 带隙参考源3. 运算放大器4. 反馈电阻分压器在选择 LDO 时,重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数,将会得到最优的设计。 LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时, LDO 的效率可用输出电压除以输入电压来近似地得到。然而,轻载时,必须将 IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO 对于线路和负载的突然变化有更快的响应。技巧二:采用齐纳二极管的低成本供电系统这里详细说明了一个采用齐纳二极管的低成本稳压器方案。 可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器,如图 2-1 所示。在很多应用中,该电路可以替代 LDO 稳压器并具成本效益。但是,这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外,它的能效较低,因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro® MCU的电流,从而使VDD 保持在允许范围内。由于流经齐纳二极管的电流变化时,二极管的反向电压也将发生改变,所以需要仔细考虑 R1 的值。R1 的选择依据是:在最大负载时——通常是在PICmicro MCU 运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时,在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率,也不超过 PICmicro MCU的最大 VDD。技巧三:采用3个整流二极管的更低成本供电系统 图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。我们也可以把几个常规开关二极管串联起来,用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3 的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU 处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD 的电路,可以提高R1 的阻值,甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是:在最大负载时——通常是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。技巧四:使用开关稳压器,从5V电源向3.3V系统供电如图 4-1 所示,降压开关稳压器是一种基于电感的转换器,用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1 的导通(ON)时间来实现的。由于 MOSFET 要么处于低阻状态,要么处于高阻状态(分别为 ON 和OFF),因此高输入源电压能够高效率地转换成较低的输出电压。当 Q1 在这两种状态期间时,通过平衡电感的电压- 时间,可以建立输入和输出电压之间的关系。 对于 MOSFET Q1,有下式: 在选择电感的值时,使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值,是个很好的初始选择。 在选择输出电容值时,好的初值是:使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载,电压过冲能处于可接受范围之内。 在选择二极管 D1 时,应选择额定电流足够大的元件,使之能够承受脉冲周期 (IL)放电期间的电感电流。 数字连接在连接两个工作电压不同的器件时,必须要知道其各自的输出、输入阈值。知道阈值之后,可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时,请务必参考制造商的数据手册以获得实际的阈值电平。 技巧五:3.3V →5V直接连接将 3.3V 输出连接到 5V 输入最简单、最理想的方法是直接连接。直接连接需要满足以下 2 点要求:• 3.3V输出的 VOH 大于 5V 输入的 VIH• 3.3V输出的 VOL 小于 5V 输入的 VIL能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。3.3V LVCMOS 的 VOH (3.0V)大于5V TTL 的VIH (2.0V)且3.3V LVCMOS 的 VOL (0.5V)小于 5V TTL 的VIL (0.8V)。如果这两个要求得不到满足,连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。技巧六:3.3V→5V使用MOSFET转换器如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高,则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。在选择 R1 的阻值时,需要考虑两个参数,即:输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时,需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算: 由于输入容抗和电路板上的杂散电容是固定的,提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的开关时间,却是以增大5V 输入为低电平时的电流消耗为代价的。通常,切换到 0 要比切换到 1 的速度快得多,因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外,在选择 N 沟道 FET 时,所选 FET 的VGS 应低于3.3V 输出的 VOH。 技巧七:3.3V→5V使用二极管补偿表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。 从上表看出, 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此,即使来自 3.3V 系统的输出能够被补偿,留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。 输出电压规范确定后,就已经假定:高输出驱动的是输出和地之间的负载,而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话,那么输出电压实际上要高得多,因为拉高输出的机制是负载电阻,而不是输出三极管。 19种5V怎么转3.3V技巧和电路 电路一点通 2022年03月19日 11:59 听全文 技巧一:使用LDO稳压器,从5V电源向3.3V系统供电 每天中午12:00 电路技术分享,记得来翻 免费资料下载 -戳进来-->电子技术下载资料精选-标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为 3.3V,就不能使用它们。压差为几百个毫伏的低压降 (Low Dropout, LDO)稳压器,是此类应用的理想选择。图 1-1 是基本LDO 系统的框图,标注了相应的电流。从图中可以看出, LDO 由四个主要部分组成:1. 导通晶体管2. 带隙参考源3. 运算放大器4. 反馈电阻分压器在选择 LDO 时,重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数,将会得到最优的设计。 LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时, LDO 的效率可用输出电压除以输入电压来近似地得到。然而,轻载时,必须将 IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO 对于线路和负载的突然变化有更快的响应。技巧二:采用齐纳二极管的低成本供电系统这里详细说明了一个采用齐纳二极管的低成本稳压器方案。 可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器,如图 2-1 所示。在很多应用中,该电路可以替代 LDO 稳压器并具成本效益。但是,这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外,它的能效较低,因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro® MCU的电流,从而使VDD 保持在允许范围内。由于流经齐纳二极管的电流变化时,二极管的反向电压也将发生改变,所以需要仔细考虑 R1 的值。R1 的选择依据是:在最大负载时——通常是在PICmicro MCU 运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时,在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率,也不超过 PICmicro MCU的最大 VDD。技巧三:采用3个整流二极管的更低成本供电系统 图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。我们也可以把几个常规开关二极管串联起来,用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3 的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU 处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD 的电路,可以提高R1 的阻值,甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是:在最大负载时——通常是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。技巧四:使用开关稳压器,从5V电源向3.3V系统供电如图 4-1 所示,降压开关稳压器是一种基于电感的转换器,用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1 的导通(ON)时间来实现的。由于 MOSFET 要么处于低阻状态,要么处于高阻状态(分别为 ON 和OFF),因此高输入源电压能够高效率地转换成较低的输出电压。当 Q1 在这两种状态期间时,通过平衡电感的电压- 时间,可以建立输入和输出电压之间的关系。 对于 MOSFET Q1,有下式: 在选择电感的值时,使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值,是个很好的初始选择。 在选择输出电容值时,好的初值是:使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载,电压过冲能处于可接受范围之内。 在选择二极管 D1 时,应选择额定电流足够大的元件,使之能够承受脉冲周期 (IL)放电期间的电感电流。 数字连接在连接两个工作电压不同的器件时,必须要知道其各自的输出、输入阈值。知道阈值之后,可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时,请务必参考制造商的数据手册以获得实际的阈值电平。 技巧五:3.3V →5V直接连接将 3.3V 输出连接到 5V 输入最简单、最理想的方法是直接连接。直接连接需要满足以下 2 点要求:• 3.3V输出的 VOH 大于 5V 输入的 VIH• 3.3V输出的 VOL 小于 5V 输入的 VIL能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。3.3V LVCMOS 的 VOH (3.0V)大于5V TTL 的VIH (2.0V)且3.3V LVCMOS 的 VOL (0.5V)小于 5V TTL 的VIL (0.8V)。如果这两个要求得不到满足,连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。技巧六:3.3V→5V使用MOSFET转换器如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高,则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。在选择 R1 的阻值时,需要考虑两个参数,即:输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时,需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算: 由于输入容抗和电路板上的杂散电容是固定的,提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的开关时间,却是以增大5V 输入为低电平时的电流消耗为代价的。通常,切换到 0 要比切换到 1 的速度快得多,因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外,在选择 N 沟道 FET 时,所选 FET 的VGS 应低于3.3V 输出的 VOH。 技巧七:3.3V→5V使用二极管补偿表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。 从上表看出, 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此,即使来自 3.3V 系统的输出能够被补偿,留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。 输出电压规范确定后,就已经假定:高输出驱动的是输出和地之间的负载,而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话,那么输出电压实际上要高得多,因为拉高输出的机制是负载电阻,而不是输出三极管。如果我们设计一个二极管补偿电路 (见图 7-1),二极管 D1 的正向电压 (典型值 0.7V)将会使输出低电压上升,在 5V CMOS 输入得到 1.1V 至1.2V 的低电压。它安全地处于 5V CMOS 输入的低输入电压阈值之下。输出高电压由上拉电阻和连至3.3V 电源的二极管 D2 确定。这使得输出高电压大约比 3.3V 电源高 0.7V,也就是 4.0 到 4.1V,很安全地在 5V CMOS 输入阈值 (3.5V)之上。注:为了使电路工作正常,上拉电阻必须显著小于 5V CMOS 输入的输入电阻,从而避免由于输入端电阻分压器效应而导致的输出电压下降。上拉电阻还必须足够大,从而确保加载在 3.3V 输出上的电流在器件规范之内。技巧八:3.3V→5V使用电压比较器比较器的基本工作如下:• 反相 (-)输入电压大于同相 (+)输入电压时,比较器输出切换到 Vss。• 同相 (+)输入端电压大于反相 (-)输入电压时,比较器输出为高电平。为了保持 3.3V 输出的极性, 3.3V 输出必须连接到比较器的同相输入端。比较器的反相输入连接到由 R1 和 R2 确定的参考电压处,如图 8-1 所示。 计算 R1 和 R2R1 和 R2 之比取决于输入信号的逻辑电平。对于3.3V 输出,反相电压应该置于VOL 与VOH之间的中点电压。对于 LVCMOS 输出,中点电压为: 如果 R1 和 R2 的逻辑电平关系如下, 若 R2 取值为 1K,则 R1 为 1.8K。经过适当连接后的运算放大器可以用作比较器,以将 3.3V 输入信号转换为 5V 输出信号。这是利用了比较器的特性,即:根据 “反相”输入与 “同相”输入之间的压差幅值,比较器迫使输出为高(VDD)或低 (Vss)电平。注:要使运算放大器在 5V 供电下正常工作,输出必须具有轨到轨驱动能力。 技巧九:5V→3.3V直接连接通常 5V 输出的 VOH 为 4.7 伏, VOL 为 0.4 伏;而通常 3.3V LVCMOS 输入的 VIH 为 0.7 x VDD, VIL为 0.2 x VDD。当 5V 输出驱动为低时,不会有问题,因为 0.4 伏的输出小于 0.8 伏的输入阈值。当 5V 输出为高时, 4.7 伏的 VOH 大于 2.1 伏 VIH,所以,我们可以直接把两个引脚相连,不会有冲突,前提是3.3V CMOS 输出能够耐受 5 伏电压。 如果 3.3V CMOS 输入不能耐受 5 伏电压,则将出现问题,因为超出了输入的最大电压规范。可能的解决方案请参见技巧 10-13。技巧十:5V→3.3V使用二极管钳位很多厂商都使用钳位二极管来保护器件的 I/O 引脚,防止引脚上的电压超过最大允许电压规范。钳位二极管使引脚上的电压不会低于 Vss 超过一个二极管压降,也不会高于 VDD 超过一个二极管压降。要使用钳位二极管来保护输入,仍然要关注流经钳位二极管的电流。流经钳位二极管的电流应该始终比较小 (在微安数量级上)。如果流经钳位二极管的电流过大,就存在部件闭锁的危险。由于5V 输出的源电阻通常在 10Ω 左右,因此仍需串联一个电阻,限制流经钳位二极管的电流,如图 10-1所示。使用串联电阻的后果是降低了输入开关的速度,因为引脚 (CL)上构成了 RC 时间常数。 如果没有钳位二极管,可以在电流中添加一个外部二极管,如图 10-2 所示。 技巧十一:一5V→3.3V有源钳位使用二极管钳位有一个问题,即它将向 3.3V 电源注入电流。在具有高电流 5V 输出且轻载 3.3V 电源轨的设计中,这种电流注入可能会使 3.3V 电源电压超过 3.3V。为了避免这个问题,可以用一个三极管来替代,三极管使过量的输出驱动电流流向地,而不是 3.3V 电源。设计的电路如图 11-1 所示。 Q1的基极-发射极结所起的作用与二极管钳位电路中的二极管相同。区别在于,发射极电流只有百分之几流出基极进入 3.3V 轨,绝大部分电流都流向集电极,再从集电极无害地流入地。基极电流与集电极电流之比,由晶体管的电流增益决定,通常为10-400,取决于所使用的晶体管。技巧十二:5V→3.3V电阻分压器可以使用简单的电阻分压器将 5V 器件的输出降低到适用于 3.3V 器件输入的电平。这种接口的等效电路如图 12-1 所示。 通常,源电阻 RS 非常小 (小于 10Ω),如果选择的 R1 远大于RS 的话,那么可以忽略 RS 对 R1 的影响。在接收端,负载电阻 RL 非常大 (大于500 kΩ),如果选择的R2远小于RL的话,那么可以忽略 RL 对 R2 的影响。在功耗和瞬态时间之间存在取舍权衡。为了使接口电流的功耗需求最小,串联电阻 R1 和 R2 应尽可能大。但是,负载电容 (由杂散电容 CS 和 3.3V 器件的输入电容 CL 合成)可能会对输入信号的上升和下降时间产生不利影响。如果 R1 和 R2 过大,上升和下降时间可能会过长而无法接受。如果忽略 RS 和 RL 的影响,则确定 R1 和 R2 的式子由下面的公式 12-1 给出。 公式 12-2 给出了确定上升和下降时间的公式。为便于电路分析,使用戴维宁等效计算来确定外加电压 VA 和串联电阻R。戴维宁等效计算定义为开路电压除以短路电流。根据公式 12-2 所施加的限制,对于图 12-1 所示电路,确定的戴维宁等效电阻 R 应为 0.66*R1,戴维宁等效电压 VA 应为0.66*VS。 例如,假设有下列条件存在:• 杂散电容 = 30 pF• 负载电容 = 5 pF• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs• 外加源电压 Vs = 5V确定最大电阻的计算如公式 12-3 所示。 技巧十三:3.3V→5V电平转换器尽管电平转换可以分立地进行,但通常使用集成解决方案较受欢迎。电平转换器的使用范围比较广泛:有单向和双向配置、不同的电压转换和不同的速度,供用户选择最佳的解决方案。器件之间的板级通讯 (例如, MCU 至外设)通过 SPI 或 I2C™ 来进行,这是最常见的。对于SPI,使用单向电平转换器比较合适;对于 I2C,就需要使用双向解决方案。下面的图 13-1 显示了这两种解决方案。 模拟3.3V 至 5V 接口的最后一项挑战是如何转换模拟信号,使之跨越电源障碍。低电平信号可能不需要外部电路,但在 3.3V 与 5V 之间传送信号的系统则会受到电源变化的影响。例如,在 3.3V 系统中,ADC转换1V峰值的模拟信号,其分辨率要比5V系统中 ADC 转换的高,这是因为在 3.3V ADC 中,ADC 量程中更多的部分用于转换。但另一方面,3.3V 系统中相对较高的信号幅值,与系统较低的共模电压限制可能会发生冲突。 19种5V怎么转3.3V技巧和电路 电路一点通 2022年03月19日 11:59 听全文 技巧一:使用LDO稳压器,从5V电源向3.3V系统供电 每天中午12:00 电路技术分享,记得来翻 免费资料下载 -戳进来-->电子技术下载资料精选-标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为 3.3V,就不能使用它们。压差为几百个毫伏的低压降 (Low Dropout, LDO)稳压器,是此类应用的理想选择。图 1-1 是基本LDO 系统的框图,标注了相应的电流。从图中可以看出, LDO 由四个主要部分组成:1. 导通晶体管2. 带隙参考源3. 运算放大器4. 反馈电阻分压器在选择 LDO 时,重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数,将会得到最优的设计。 LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时, LDO 的效率可用输出电压除以输入电压来近似地得到。然而,轻载时,必须将 IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO 对于线路和负载的突然变化有更快的响应。技巧二:采用齐纳二极管的低成本供电系统这里详细说明了一个采用齐纳二极管的低成本稳压器方案。 可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器,如图 2-1 所示。在很多应用中,该电路可以替代 LDO 稳压器并具成本效益。但是,这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外,它的能效较低,因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro® MCU的电流,从而使VDD 保持在允许范围内。由于流经齐纳二极管的电流变化时,二极管的反向电压也将发生改变,所以需要仔细考虑 R1 的值。R1 的选择依据是:在最大负载时——通常是在PICmicro MCU 运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时,在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率,也不超过 PICmicro MCU的最大 VDD。技巧三:采用3个整流二极管的更低成本供电系统 图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。我们也可以把几个常规开关二极管串联起来,用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3 的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU 处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD 的电路,可以提高R1 的阻值,甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是:在最大负载时——通常是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。技巧四:使用开关稳压器,从5V电源向3.3V系统供电如图 4-1 所示,降压开关稳压器是一种基于电感的转换器,用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1 的导通(ON)时间来实现的。由于 MOSFET 要么处于低阻状态,要么处于高阻状态(分别为 ON 和OFF),因此高输入源电压能够高效率地转换成较低的输出电压。当 Q1 在这两种状态期间时,通过平衡电感的电压- 时间,可以建立输入和输出电压之间的关系。 对于 MOSFET Q1,有下式: 在选择电感的值时,使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值,是个很好的初始选择。 在选择输出电容值时,好的初值是:使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载,电压过冲能处于可接受范围之内。 在选择二极管 D1 时,应选择额定电流足够大的元件,使之能够承受脉冲周期 (IL)放电期间的电感电流。 数字连接在连接两个工作电压不同的器件时,必须要知道其各自的输出、输入阈值。知道阈值之后,可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时,请务必参考制造商的数据手册以获得实际的阈值电平。 技巧五:3.3V →5V直接连接将 3.3V 输出连接到 5V 输入最简单、最理想的方法是直接连接。直接连接需要满足以下 2 点要求:• 3.3V输出的 VOH 大于 5V 输入的 VIH• 3.3V输出的 VOL 小于 5V 输入的 VIL能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。3.3V LVCMOS 的 VOH (3.0V)大于5V TTL 的VIH (2.0V)且3.3V LVCMOS 的 VOL (0.5V)小于 5V TTL 的VIL (0.8V)。如果这两个要求得不到满足,连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。技巧六:3.3V→5V使用MOSFET转换器如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高,则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。在选择 R1 的阻值时,需要考虑两个参数,即:输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时,需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算: 由于输入容抗和电路板上的杂散电容是固定的,提高输入开关速度的惟一途径是降低 R1 的阻值。而降低 R1 阻值以获取更短的开关时间,却是以增大5V 输入为低电平时的电流消耗为代价的。通常,切换到 0 要比切换到 1 的速度快得多,因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外,在选择 N 沟道 FET 时,所选 FET 的VGS 应低于3.3V 输出的 VOH。 技巧七:3.3V→5V使用二极管补偿表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。 从上表看出, 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此,即使来自 3.3V 系统的输出能够被补偿,留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。 输出电压规范确定后,就已经假定:高输出驱动的是输出和地之间的负载,而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话,那么输出电压实际上要高得多,因为拉高输出的机制是负载电阻,而不是输出三极管。如果我们设计一个二极管补偿电路 (见图 7-1),二极管 D1 的正向电压 (典型值 0.7V)将会使输出低电压上升,在 5V CMOS 输入得到 1.1V 至1.2V 的低电压。它安全地处于 5V CMOS 输入的低输入电压阈值之下。输出高电压由上拉电阻和连至3.3V 电源的二极管 D2 确定。这使得输出高电压大约比 3.3V 电源高 0.7V,也就是 4.0 到 4.1V,很安全地在 5V CMOS 输入阈值 (3.5V)之上。注:为了使电路工作正常,上拉电阻必须显著小于 5V CMOS 输入的输入电阻,从而避免由于输入端电阻分压器效应而导致的输出电压下降。上拉电阻还必须足够大,从而确保加载在 3.3V 输出上的电流在器件规范之内。技巧八:3.3V→5V使用电压比较器比较器的基本工作如下:• 反相 (-)输入电压大于同相 (+)输入电压时,比较器输出切换到 Vss。• 同相 (+)输入端电压大于反相 (-)输入电压时,比较器输出为高电平。为了保持 3.3V 输出的极性, 3.3V 输出必须连接到比较器的同相输入端。比较器的反相输入连接到由 R1 和 R2 确定的参考电压处,如图 8-1 所示。 计算 R1 和 R2R1 和 R2 之比取决于输入信号的逻辑电平。对于3.3V 输出,反相电压应该置于VOL 与VOH之间的中点电压。对于 LVCMOS 输出,中点电压为: 如果 R1 和 R2 的逻辑电平关系如下, 若 R2 取值为 1K,则 R1 为 1.8K。经过适当连接后的运算放大器可以用作比较器,以将 3.3V 输入信号转换为 5V 输出信号。这是利用了比较器的特性,即:根据 “反相”输入与 “同相”输入之间的压差幅值,比较器迫使输出为高(VDD)或低 (Vss)电平。注:要使运算放大器在 5V 供电下正常工作,输出必须具有轨到轨驱动能力。 技巧九:5V→3.3V直接连接通常 5V 输出的 VOH 为 4.7 伏, VOL 为 0.4 伏;而通常 3.3V LVCMOS 输入的 VIH 为 0.7 x VDD, VIL为 0.2 x VDD。当 5V 输出驱动为低时,不会有问题,因为 0.4 伏的输出小于 0.8 伏的输入阈值。当 5V 输出为高时, 4.7 伏的 VOH 大于 2.1 伏 VIH,所以,我们可以直接把两个引脚相连,不会有冲突,前提是3.3V CMOS 输出能够耐受 5 伏电压。 如果 3.3V CMOS 输入不能耐受 5 伏电压,则将出现问题,因为超出了输入的最大电压规范。可能的解决方案请参见技巧 10-13。技巧十:5V→3.3V使用二极管钳位很多厂商都使用钳位二极管来保护器件的 I/O 引脚,防止引脚上的电压超过最大允许电压规范。钳位二极管使引脚上的电压不会低于 Vss 超过一个二极管压降,也不会高于 VDD 超过一个二极管压降。要使用钳位二极管来保护输入,仍然要关注流经钳位二极管的电流。流经钳位二极管的电流应该始终比较小 (在微安数量级上)。如果流经钳位二极管的电流过大,就存在部件闭锁的危险。由于5V 输出的源电阻通常在 10Ω 左右,因此仍需串联一个电阻,限制流经钳位二极管的电流,如图 10-1所示。使用串联电阻的后果是降低了输入开关的速度,因为引脚 (CL)上构成了 RC 时间常数。 如果没有钳位二极管,可以在电流中添加一个外部二极管,如图 10-2 所示。 技巧十一:一5V→3.3V有源钳位使用二极管钳位有一个问题,即它将向 3.3V 电源注入电流。在具有高电流 5V 输出且轻载 3.3V 电源轨的设计中,这种电流注入可能会使 3.3V 电源电压超过 3.3V。为了避免这个问题,可以用一个三极管来替代,三极管使过量的输出驱动电流流向地,而不是 3.3V 电源。设计的电路如图 11-1 所示。 Q1的基极-发射极结所起的作用与二极管钳位电路中的二极管相同。区别在于,发射极电流只有百分之几流出基极进入 3.3V 轨,绝大部分电流都流向集电极,再从集电极无害地流入地。基极电流与集电极电流之比,由晶体管的电流增益决定,通常为10-400,取决于所使用的晶体管。技巧十二:5V→3.3V电阻分压器可以使用简单的电阻分压器将 5V 器件的输出降低到适用于 3.3V 器件输入的电平。这种接口的等效电路如图 12-1 所示。 通常,源电阻 RS 非常小 (小于 10Ω),如果选择的 R1 远大于RS 的话,那么可以忽略 RS 对 R1 的影响。在接收端,负载电阻 RL 非常大 (大于500 kΩ),如果选择的R2远小于RL的话,那么可以忽略 RL 对 R2 的影响。在功耗和瞬态时间之间存在取舍权衡。为了使接口电流的功耗需求最小,串联电阻 R1 和 R2 应尽可能大。但是,负载电容 (由杂散电容 CS 和 3.3V 器件的输入电容 CL 合成)可能会对输入信号的上升和下降时间产生不利影响。如果 R1 和 R2 过大,上升和下降时间可能会过长而无法接受。如果忽略 RS 和 RL 的影响,则确定 R1 和 R2 的式子由下面的公式 12-1 给出。 公式 12-2 给出了确定上升和下降时间的公式。为便于电路分析,使用戴维宁等效计算来确定外加电压 VA 和串联电阻R。戴维宁等效计算定义为开路电压除以短路电流。根据公式 12-2 所施加的限制,对于图 12-1 所示电路,确定的戴维宁等效电阻 R 应为 0.66*R1,戴维宁等效电压 VA 应为0.66*VS。 例如,假设有下列条件存在:• 杂散电容 = 30 pF• 负载电容 = 5 pF• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs• 外加源电压 Vs = 5V确定最大电阻的计算如公式 12-3 所示。 技巧十三:3.3V→5V电平转换器尽管电平转换可以分立地进行,但通常使用集成解决方案较受欢迎。电平转换器的使用范围比较广泛:有单向和双向配置、不同的电压转换和不同的速度,供用户选择最佳的解决方案。器件之间的板级通讯 (例如, MCU 至外设)通过 SPI 或 I2C™ 来进行,这是最常见的。对于SPI,使用单向电平转换器比较合适;对于 I2C,就需要使用双向解决方案。下面的图 13-1 显示了这两种解决方案。 模拟3.3V 至 5V 接口的最后一项挑战是如何转换模拟信号,使之跨越电源障碍。低电平信号可能不需要外部电路,但在 3.3V 与 5V 之间传送信号的系统则会受到电源变化的影响。例如,在 3.3V 系统中,ADC转换1V峰值的模拟信号,其分辨率要比5V系统中 ADC 转换的高,这是因为在 3.3V ADC 中,ADC 量程中更多的部分用于转换。但另一方面,3.3V 系统中相对较高的信号幅值,与系统较低的共模电压限制可能会发生冲突。因此,为了补偿上述差异,可能需要某种接口电路。本节将讨论接口电路,以帮助缓和信号在不同电源之间转换的问题。技巧十四:3.3V→5V模拟增益模块从 3.3V 电源连接至 5V 时,需要提升模拟电压。33 kΩ 和 17kΩ 电阻设定了运放的增益,从而在两端均使用满量程。11 kΩ 电阻限制了流回 3.3V 电路的电流。 技巧十五:3.3V→5V模拟补偿模块该模块用于补偿 3.3V 转换到 5V 的模拟电压。下面是将 3.3V 电源供电的模拟电压转换为由 5V电源供电。右上方的 147 kΩ、 30.1 kΩ 电阻以及+5V 电源,等效于串联了 25 kΩ 电阻的 0.85V 电压源。这个等效的 25 kΩ 电阻、三个 25 kΩ 电阻以及运放构成了增益为 1 V/V 的差动放大器。0.85V等效电压源将出现在输入端的任何信号向上平移相同的幅度;以 3.3V/2 = 1.65V 为中心的信号将同时以 5.0V/2 = 2.50V 为中心。左上方的电阻限制了来自 5V 电路的电流。 技巧十六:5V→3.3V有源模拟衰减器此技巧使用运算放大器衰减从 5V 至 3.3V 系统的信号幅值。要将 5V 模拟信号转换为 3.3V 模拟信号,最简单的方法是使用 R1:R2 比值为 1.7:3.3 的电阻分压器。然而,这种方法存在一些问题。1)衰减器可能会接至容性负载,构成不期望得到的低通滤波器。2)衰减器电路可能需要从高阻抗源驱动低阻抗负载。无论是哪种情形,都需要运算放大器用以缓冲信号。所需的运放电路是单位增益跟随器 (见图 16-1)。 电路输出电压与加在输入的电压相同。为了把 5V 信号转换为较低的 3V 信号,我们只要加上电阻衰减器即可。 如果电阻分压器位于单位增益跟随器之前,那么将为 3.3V 电路提供最低的阻抗。此外,运放可以从3.3V 供电,这将节省一些功耗。如果选择的 X 非常大的话, 5V 侧的功耗可以最大限度地减小。如果衰减器位于单位增益跟随器之后,那么对 5V源而言就有最高的阻抗。运放必须从 5V 供电,3V 侧的阻抗将取决于 R1||R2 的值。技巧十七:5V→3.3V模拟限幅器在将 5V 信号传送给 3.3V 系统时,有时可以将衰减用作增益。如果期望的信号小于 5V,那么把信号直接送入 3.3V ADC 将产生较大的转换值。当信号接近 5V 时就会出现危险。所以,需要控制电压越限的方法,同时不影响正常范围中的电压。这里将讨论三种实现方法。1. 使用二极管,钳位过电压至 3.3V 供电系统。2. 使用齐纳二极管,把电压钳位至任何期望的电压限。3. 使用带二极管的运算放大器,进行精确钳位。进行过电压钳位的最简单的方法,与将 5V 数字信号连接至 3.3V 数字信号的简单方法完全相同。使用电阻和二极管,使过量电流流入 3.3V 电源。选用的电阻值必须能够保护二极管和 3.3V 电源,同时还不会对模拟性能造成负面影响。如果 3.3V 电源的阻抗太低,那么这种类型的钳位可能致使3.3V 电源电压上升。即使 3.3V 电源有很好的低阻抗,当二极管导通时,以及在频率足够高的情况下,当二极管没有导通时 (由于有跨越二极管的寄生电容),此类钳位都将使输入信号向 3.3V 电源施加噪声。 为了防止输入信号对电源造成影响,或者为了使输入应对较大的瞬态电流时更为从容,对前述方法稍加变化,改用齐纳二极管。齐纳二极管的速度通常要比第一个电路中所使用的快速信号二极管慢。不过,齐纳钳位一般来说更为结实,钳位时不依赖于电源的特性参数。钳位的大小取决于流经二极管的电流。这由 R1 的值决定。如果 VIN 源的输出阻抗足够大的话,也可不需要 R1。 如果需要不依赖于电源的更为精确的过电压钳位,可以使用运放来得到精密二极管。电路如图 17-3所示。运放补偿了二极管的正向压降,使得电压正好被钳位在运放的同相输入端电源电压上。如果运放是轨到轨的话,可以用 3.3V 供电。 由于钳位是通过运放来进行的,不会影响到电源。运放不能改善低电压电路中出现的阻抗,阻抗仍为R1 加上源电路阻抗。技巧十八:驱动双极型晶体管在驱动双极型晶体管时,基极 “驱动”电流和正向电流增益 (Β/hFE)将决定晶体管将吸纳多少电流。如果晶体管被单片机 I/O 端口驱动,使用端口电压和端口电流上限 (典型值 20 mA)来计算基极驱动电流。如果使用的是 3.3V 技术,应改用阻值较小的基极电流限流电阻,以确保有足够的基极驱动电流使晶体管饱和。 RBASE的值取决于单片机电源电压。公式18-1 说明了如何计算 RBASE。 如果将双极型晶体管用作开关,开启或关闭由单片机 I/O 端口引脚控制的负载,应使用最小的 hFE规范和裕度,以确保器件完全饱和。 3V 技术示例: 对于这两个示例,提高基极电流留出裕度是不错的做法。将 1mA 的基极电流驱动至 2 mA 能确保饱和,但代价是提高了输入功耗。技巧十九:驱动N沟道MOSFET晶体管在选择与 3.3V 单片机配合使用的外部 N 沟道MOSFET 时,一定要小心。MOSFET 栅极阈值电压表明了器件完全饱和的能力。对于 3.3V 应用,所选 MOSFET 的额定导通电阻应针对 3V 或更小的栅极驱动电压。例如,对于具有 3.3V 驱动的100 mA负载,额定漏极电流为250 μA的FET在栅极 - 源极施加 1V 电压时,不一定能提供满意的结果。在从 5V 转换到 3V 技术时,应仔细检查栅极- 源极阈值和导通电阻特性参数,如图 19-1所示。稍微减少栅极驱动电压,可以显著减小漏电流。 对于 MOSFET,低阈值器件较为常见,其漏-源电压额定值低于 30V。漏-源额定电压大于 30V的 MOSFET,通常具有更高的阈值电压 (VT)。 如表 19-1 所示,此 30V N 沟道 MOSFET 开关的阈值电压是 0.6V。栅极施加 2.8V 的电压时,此MOSFET 的额定电阻是 35 mΩ,因此,它非常适用于 3.3V 应用。 对于 IRF7201 数据手册中的规范,栅极阈值电压最小值规定为 1.0V。这并不意味着器件可以用来在1.0V 栅 - 源电压时开关电流,因为对于低于 4.5V 的VGS (th),没有说明规范。对于需要低开关电阻的 3.3V 驱动的应用,不建议使用 IRF7201,但它可以用于 5V 驱动应用。
作者:贸泽电子Mark Patrick 无刷直流(BLDC)电机已经广泛应用于家用电器、工业设备和汽车等领域。相对于传统有刷电机,虽然无刷直流电机能够提供更可靠和免维护的替代方案,但却需要更复杂的电子...
全球都在致力降低功耗,且势头愈来愈烈。许多国家/地区都要求家用电器(如图 1 所示)满足相关组织(如中国标准化研究院 (CNIS)、美国能源之星和德国蓝天使)制定的效率标准。为了满足这些标准,越来越多...
行电路中,隔直电容放到哪里好呢?一些工程师的回答无非会是两种情况:放到驱动端或者是放到接收端。 有人说放到接收端,原因是:由于信号从驱动端通过传输线到接收端,期间会造成衰减,上升时间也会延长,当信号最终到达接收端的电容时,大部分的高频分量已经没有了,反射减少了,因此能有更多的信号到达接收端。(时域) 一个SI工程师可能会告诉你:对于所有的无源链路,链路中所有的元素都是互相影响的,整个拓扑也是有关联的,不管信号是向前传还是向后传都是一样的。因此,跟电容放哪没关系。(频域) 为了解决这个问题,下边用简单的方法,通过时域和频域的数据来分析一下这个问题。以一个简单的拓扑为例,其中包括一段较短的传输线,一段较长的传输线,几个过孔以及靠近其中一端的电容,如图1所示: 图1 简单的拓扑结构示意图(DC隔直电容靠近接收端) 创建每一个拓扑模型需要大量的工作,本例中,忽略了复杂的东西,仅使用简单的集总模型来解释这个概念。所用的理论同与精确复杂模型的一样。 图2显示了一致、均匀、无源及因果性的传输线的RLGC参数,传输线的特性阻抗为50Ω,损耗角为0.0016,线宽为3mil,DK值为3.9,传输延时在1G时大约为173ps/inch。 图2 传输线阻抗(左图);传输线的延时(右图) 过孔赋为简单的2pf集总并联电容的模型,如图3所示: 图3 用并联电容表示 最后电容赋的模型是串联的R-L,代替内部寄生参数,在每个末端加上一个并联电容并连到传输线上,来表示焊盘和过孔,如图4所示。 图4 但是对于电容模型,去掉其中主要的串联电容,这有助于建立仿真的DC路径及进一步的TDR信号分析。即使这听起来有点不可思议,但是大部分高速信号协议在低于100MHz的时候都是直流平衡编码。在这些频率点以上,在适当位置加上串联电容或者短路的模型跟图4中的看起来一样,并且需要在关注的频率点加上寄生电感和限流电容。各部分模型建好后,串联起来,现在来回答开始的问题,如图1,我们需要考虑两件事: a.Port-1是驱动端,Port-2是接收端(电容靠近接收端) b.Port-2是驱动端,Port-1是接收端(电容靠近驱动端) 在Port-1上输入一个脉冲,在Port-2上观察响应,然后反向来(在Port-2上输入信号,在Port-1上观察响应)。如果第一个人说的对,理论上会有非常大的不连续,那么我们应该可以看到接收端波形的差别。 图5 时域脉冲(左图);前向和后向损耗(右图) 这里问题来了,图5中两种情况下的结果基本上没区别,意味着对于这个拓扑和参数来说,电容不论是放到驱动端还是接收端并没有影响。那么第二种说法呢?S参数的相关性(对于两端口的无源网络,S21=S12),根据结果,在这点时域的观点是错的,频域的观点是正确的。但是,让我们再进一步分析。 图6显示了TDR和两端的回波损耗。通过TDR曲线可以清楚的看到拓扑中的每一个部分,Port-2距离隔直电容近,比Port-1的TDR不连续性大的多,类似,在频域可以看到Port-2的回损比Port-1差好多。 由于拓扑不对称,S11不等于S22,可能由于这个让人觉得电容的位置会有影响,但是事实是,在这个简单的例子中,信号向前传输或者是向后传输是一样的,如图5所示。 图6 TDR曲线(端口1和2);回波损耗(S11和S22) 那么电容的位置到底有没有影响?现在创建一个拓扑,总长度保持在11inch,将电容以不同的增量从一端移动到中心,理论上我们应该看不到区别。 图7在接收端观察到的上升时间(左图);整个脉冲波形,放大了反射(右图) 从图7中可以看到一个有趣的现象,当电容从驱动端移动至传输线中间时,可以看到以下现象: 1.接收端的信号有变化,证明了电容在传输线的不同位置结果是不同的。 2.但是确定了一个位置时,不管驱动在左边还是在右边,在接收端产生的信号是相同的。 3.当将电容从传输线的中心位置移动到两端的时候,可以观察到两端之间的反射脉冲在不同时刻。 4.当隔直电容分别被放到每一端时,大部分的带宽都在上升沿,如图7所示。 事实上简单的看一下谐振的位置,目测每一个谐振点的起始位置,就可以找到隔直电容在某一端的大概位置。 图8 每一类长度的1/2谐波 图8中,通过计算后,到一端的距离为1.3243inch,近似为1inch。3.06inch近似为3inch,5.07inch和6inch近似为5inch。为什么有两个点都近似为5inch?当把电容放到距离一端5inch的地方时,它也是距离另一端6inch的地方,因为总的线长是11inch。在5inch处,可以看到电容两侧的1/2谐波。 当然这些不连续脉冲会继续来回几次直到传输线的自然损耗将其衰减。在计算眼图时,这些点会干扰后续的部分,最终大大降低接收端眼图的质量。 那么如果传输线上有更多的损耗,这些令人厌烦的谐振又会如何呢?下边来试一下。 图9 每一种介质损耗的谐振(左图);损耗(右图) 图9中通过改变介质损耗角,可以看一下信号大体上是如何降低的,但是同样谐振点较小,在很多情况下,可以利用损耗来衰减谐振点。 接下来再进一步的试验,测试前,需要考虑驱动源及接收端输入阻抗为50Ohm,完全与传输线的阻抗匹配。如果将电容放到驱动端会发生什么,同时改变源端阻抗,从40Ohm变到50Ohm,而接收端阻抗保持在50Ohm。 图10 40ohm和50ohm远端阻抗的结果 从图10可以看出,正如预期的那样,源端阻抗变化时电压的稳态值,但是不连续点的大小总体上并没有受到太大影响,不过并不是说源端和电容的不连续点不会改变信号的幅度,最终是会的。传输线的不连续性和两端的不连续性之间的差异会对上边提到的1/2谐波幅度产生直接的影响。实际上是由于该值的不连续,1/2谐波会转化成1/4谐波。 在这个特定的例子下,源端阻抗为40-55欧姆,除了脉冲稳定状态下的高电平像预期的一样变化,从波形的整体上看基本上没受太大影响。 看一下电容在两个不同位置时所有的差分阻抗,如图11所示,可以看出影响这些点的主要是电容的位置,不是驱动端的阻抗。 图11 在源端0.1inch处加电容(左图);在源端3inch处加电容(左图) 如果将里边的电容都去掉,上边的仿真拓扑都是对称的,意味着在两端均有相同数量的不连续点,那么问题是如果拓扑不是均匀的会如何呢?比如在靠近一端处有个连接器,或者其他东西,为了验证这个问题,简单的将一端的过孔加倍。然后同时跑两个例子,第一个是有隔直电容的,到via4的距离为10inch,第二个的隔直电容到via4的距离为1inch。 从图12可以看出,这两个拓扑的结果从时域和频域都是不一样的。当隔直电容距离4pf的via(via4)更近时反射比较大。不要认为电容距离不连续性大的一侧就是最差的选择,可能不是,很难说这对每种情况都适用,仅仅取决于你的拓扑及不连续的类型及如何利用这些不连续点来放置电容。关键是尝试通过减小反射来放置电容,从信号角度来看不管接收还是发送都没有影响。 图12 阶跃响应(左图);损耗(右图) 考虑到其他因素也是很重要的,比如可拆卸接口,热插拔,短路保护等等,都会影响放置电容的位置。但是从SI的角度看可以得出结论: 1. 电容的放置应当尽量降低传输线的不连续。可以想象,电容的不连续性越小,产生的反射越小。 2. 整体上电容应当离驱动端或者接收端较近,距离(Delay)最好小于1/2个UI的的长度,这样会有利于减小对眼图的影响,避免眼图裕量的减少。 3. 当电容的位置确定了,就不要再考虑拓扑的外观,跟哪端是驱动端没关系。 现在来看最开始的问题,确实我们可以说两种都是对的:电容在哪没关系(从时域角度来分析),但是当我们确定了拓扑后,就不再管驱动是在哪端了,只要靠近驱动或者发送端即可(频域)。
电流检测的应用 电路检测电路常用于:高压短路保护、电机控制、DC/DC换流器、系统功耗管理、二次电池的电流管理、蓄电池管理等电流检测等场景。 对于大部分应用,都是通过感测电阻两端的压降测量电流。 一般使用电流通过时的压降为数十mV~数百mV的电阻值,电流检测用低电阻器使用数Ω以下的较小电阻值;检测数十A的大电流时需要数mΩ的极小电阻值,因此,以小电阻值见长的金属板型和金属箔型低电阻器比较常用,而小电流是通过数百mΩ~数Ω的较大电阻值进行检测。 测量电流时, 通常会将电阻放在电路中的两个位置。第一个位置是放在电源与负载之间。这种测量方法称为高侧感测。通常放置感测电阻的第二个位置是放在负载和接地端之间。这种电流感测方法称为低侧电流感测。 两种测量方法各有利弊,低边电阻在接地通路中增加了不希望的额外阻抗;采用高侧电阻的电路必须承受相对较大的共模信号。低侧电流测量的优点之一是共模电压, 即测量输入端的平均电压接近于零。这样更便于设计应用电路, 也便于选择适合这种测量的器件。低侧电流感测电路测得的电压接近于地, 在处理非常高的电压时、 或者在电源电压可能易于出现尖峰或浪涌的应用中, 优先选择这种方法测量电流。由于低侧电流感测能够抗高压尖峰干扰, 并能监测高压系统中的电流。 电流检测电路 1、低侧检测 低侧电流感测的主要缺点是采用电源接地端和负载、系统接地端时,感测电阻两端的压降会有所不同。如果其他电路以电源接地端为基准,可能会出现问题。为最大限度地避免此问题,存在交互的所有电路均应以同一接地端为基准, 降低电流感测电阻值有助于尽量减小接地漂。 如上图,如果图中运放的 GND 引脚以 RSENSE 的正端为基准,那么其共模输入范围必须覆盖至零以下,也就是GND - (RSENSE × ILOAD)。Rsensor将地(GND)隔开了。 2、高侧检测 随着大量包含高精度放大器和精密匹配电阻的IC的推出,在高侧电流测量中使用差分放大器变得非常方便。高侧检测带动了电流检测IC 的发展,降低了由分立器件带来的参数变化、器件数目太多等问题,集成电路方便了我们使用。下图为一种高侧检测的 IC 方案: 检测电路连接方式 对电流通过电阻器时的压降进行检测,需要从电阻器的两端引出用于检测电压的图案。电压检测连接如下图(2)所示,建议从电阻器电极焊盘的内侧中心引出。这是因为电路基板的铜箔图案也具备微小的电阻值,需要避免铜箔图案的电阻值所造成的压降的影响。 如果按照下图(1)所示,从电极焊盘的侧面引出电压检测图案,检测对象将是低电阻器电阻值加上铜箔图案电阻值的压降,无法正确地检测电流。 PCB Layout参考:
一、分压式偏置放大电路 放大电路静态工作点不稳定的原因: (1)温度影响(2)电源电压波动(3)元件参数改变 什么是分压式偏置电路 分压式偏置电路是一种更为复杂的电路,它使用两个电阻器将电源电压分压,然后将分压后的电压加到放大器的基极上,这种电路的优点是稳定向好 ????查看更多目录???? 分压式电路组成 Rb1是上偏置电阻,Rb2是下偏置电阻 电源电压经Rb1、Rb2串联分压后为三极管提供基极电压VBQ Re起到稳定静态电流的作用,Ce是Re的交流信号旁路电容 电路分析 B点的电流方程为:I1=I2+Ibq 温度t升高—>ICQ增大—>IEQ增大—>VEQ增大—>VBEQ降低—>IB减小—>ICQ下降 估算静态工作点 二、多级放大电路 什么是多级放大电路 单级放大电路的电压放大倍数一般可以达到几十倍,然而,在许多场合,这样的放大倍数是不够用的,常需要把若干个单管放大电路串接起来,组成多级放大器,把信号经过多次放大,从而得到所需的放大倍数 多级放大器耦合 多级放大器中每个单管放大电路称为“级”,级与级之间的连接称为耦合 常用的耦合方式有以下三种:阻容耦合、变压器耦合、直接耦合 级间耦合必须满足以下两个 基本要求: (1)保证前级输出信号能顺利地传输到后级,并尽可能地减小功率损耗和波形失真 (2)耦合电路对前、后级放大电路的静态工作点没有影响 阻容耦合基本电路与放大倍数 变压器耦合多级放大电路 利用变压器初次级线圈之间具有“隔直流耦合交流”的作用,使各级放大器的工作点相互独立,而交流信号能顺利输送到下一级,就称为变压器耦合 利用变压器耦合可以实现阻抗匹配或阻抗变换 直接耦合多级放大电路 直接耦合放大器前后级之间没有隔直流的耦合电容或变压器,因此适用于放大直流信号或变化极其缓慢的交流信号 三、差动放大电路 什么是差分放大电路 差分放大电路又称为差动放大电路,当该电路的两个输入端的电压有差别时,输出电压才有变动,因此称为差动 差分放大电路是模拟集成运算放大器输入级所采用的的电路形式,差分放大电路是由对称的两个基本放大电路,通过射极公共电阻耦合构成的,对称的意思就是说两个三极管的特性都是一致的,电路参数一致,同时具有两个输入信号 差模信号、共模信号、 从一个系统的一对输入端看,若信号的极性相反(同样,电流的方向相反),这样的信号为差模信号若信号的极性相同(同样,电流的方向也相同),这样的信号称为共模信号差模又称串模,指的是两根线之间的信号差值;共模噪声又称对地噪声,指的是两根线分别对地的噪声所有的抗干扰措施都是针对共模噪声的 零点漂移 当放大电路输入信号为零时,由于受温度变化,电源电压不稳等因素的影响,使静态工作点发生变化,并被逐级放大和传输,导致电路输出端电压偏离原固定值而上下漂动的现象。它又被简称为:零漂主要原因: (1)温度变化(温漂) (2)电源波动 典型电路:差分放大电路 电路工作原理 在理想对称的情况下: 1.克服零点漂移; 2.零输入零输出; 3.抑制共模信号; 4.放大差模信号; 抑制共模信号 共模信号:数值相等、极性相同的输入信号 如 T(℃)↑→IC1↑IC2↑→UE↑→ IB1↓IB2↓→IC1↓IC2↓ 抑制了每只差分管集电极电流、电位的变化 放大差模信号 差模信号:数值相等,极性相反的输入信号 … KCMR 差分放大电路抑制共模信号及放大差模信号的能力,常用共模抑制比来衡量:放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比,称为共模抑制比 在实际应用信号源需要有“接地”点,以避免干扰; 或负载需要有“接地”点,以安全工作; 四、互补输出级 输出级的要求:带负载能力强、直流功耗小、最大不失真输出电压 什么是互补对称输出级 集成运放的输出级采用的是互补对称输出级,互补对称输出级一定是射极输出器,即:共集电极接法 T1为NPN管,T2为PNP管 要求:两只管子参数相同,特性对称 共集电极接法 提升带负载能力 基本电路组成与工作原理 (1)特征:T1、T2特性理想对称 (2)静态时T1、T2均截止,UB= UE=0,uo = 0v (3)动态分析ui正半周,电流通路为+VCC→T1→RL→地,uo=ui-0.7≈ui,uo = ui ui>0→T2截止,ui>0.7v→T1导通 ui<0→T1截止,ui<-0.7v→T2导通 T1,T2管子交替工作,两路电源交替供电,双向跟随 集成运放的组成 电路由输入级、中间级、输出级构成 输入级采用差动放大器,中间级由一般放大器构成,输出级多为功率输出器,偏置电路则由电流源组成 若将集成运放看成为一个“黑盒子”,则可等效为一个双端输入、单端输出的差分放大电路 交越失真 输入信号很小时,达不到三极管开启电压,三极管不导电 因此在正、负半轴交替过零处会出现一些非线性失真,这个失真称为交越失真非线性失真亦称波形失真、非线性畸变,表现为输出信号与输入信号不成线性关系 消除交越失真的方法:选择合适的静态工作点 消除交越失真 选择合适的Q点,减小动态损失,避开死区电压区,使每一晶体管处于微导通状态,一旦加入输入信号,使其马上进入线性工作区 静态时,有一个回路(蓝色),首先让两只二极管导通,那么可以通过调整R1R2来调整回路电流,使得两只二极管导通电压加起来(b1b2之间的电压)刚好是T1、T2开启电压,或者稍微大一些 动态时,D1、D2等效为两个很小的电阻,由于RL从输入回路看阻值为原来的(1+β)倍,D1、D2的阻 值可忽略不计(ui为负时,只会减小流过D1的电流,但由于它非常小,可以忽略不计) 准互补输出级 为保持输出管的良好对称性,输出管应为同类型晶体管(T2和T4) 这种输出管为同一类型管的电路称为准互补输出电路。常用作功率放大,也称OCL电路 总结 1、(1)三极管的放大条件是什么? (2)三极管正常导通时硅管VBE和锗管VBE的导通电压分别时多是? (3)三极管输出特性是反应那两个量之间的关系? 2、(1)共发射极放大电路用于多级放大电路的那一级? (2)共集电极放大电路电压放大倍数和电流放大各有什么特点? (3)共基极放大电路主要用于那些场合? 3、固定偏置放大电路中,出现饱和失真和截至失真的原因是什么? 4、放大电路静态工作点不稳定的原因是什么? 5、(1)多级放大电路一般由那几部分组成? (2)多级放大器耦合方式有那几种? 6、(1)什么是差模信号? (2)零点漂移的原因是什么? (3)差分放大器理想对称情况下有什么有点呢,比如克服零点漂移,还有那几个优点呢? 题1 1.三极管这个厂放大信号:发射结应加正向电压,集电结应加反向电压 2.硅管VBE的导通电压约为0.7V,锗管VBE的导通电压约为0.3V 3.三极管输出特性反应了输入电压和输出电流之间的关系题2 1.共发射极放大电路用于多级放大电路的中间级 2.只有电流放大作用,无电压放大作用,输入电阻大,输出电阻小,常用作实现阻抗匹配或作为缓冲电路来使用,也可作为多级放大器的输出级 3.共基极放大电路主要用于高频放大器、高频振荡器、宽频带放大器题3 饱和失真的原因是输入信号过大,使得三极管处于饱和状态;截至失真的原因是输入信号过小,使得三极管处于截至状态题4 温度影响、电源电压波动、元件参数改变题5 1.输入级、中间级、输出级 2.阻容耦合、变压器耦合、和直接耦合题6 1.从一个系统的一对输入端看,若信号的极性相反(同样,电流的方向相反) 差模又称串模,指的是两根线之间的信号差值;而共模噪声又称对地噪声,指的是两根线分别对地的噪声;所有的抗干扰措施都是针对共模噪声的2.温度变化、电源被动 当放大电路输入信号为零时,由于受温度变化,电源电压不稳等因素的影响,使静态工作点发生变化,并被逐级放大和传输,导致电路输出端电压偏离固定值而上下漂动现象 3.克服零点漂移、抑制共模信号、放大差模信号、零输入零输出
文章目录 2.1.运放和比较器 2.2.差分放大 2.3.偏置电压 2.4.运放放大倍数的选择 2.5.运放选型 1.1.不同数量的采样电阻方案 1.2.采样电阻的位置 1.3.采样窗口问题 1.电流采样方案 2.运放电路 1.电流采样方案 1.1.不同数量的采样电阻方案 电流采样是FOC中基础且重要的一个步骤,只有电流采样准确了整个算法才能获得好的效果。电流采样是采集续流电流,也就是在三个下管导通的时候采样,采集中间时刻的电流,可以反映平均电流(用电感续流来理解,在电感续流的时候,中间时刻的电流就可以反应平均电流)。电流采样方式一般分为三电阻、双电阻、单电阻采样,其优缺点如下图所示。 1.2.采样电阻的位置 这里使用下采样电阻,也就是电流采样电阻放在下端,有两个好处:一是共模电压接近0V,信号处理相对比较容易。二是在一个PWM周期内采样电阻存在不通电的情况,这样可以降低采样电阻的功率。另外,母线上还有一个母线电阻,这个电阻有两个作用。一是用于单电阻采样;二是采集母线电流,实现过流保护。另外,存在将电阻串在相线上的情况,如下图所示。此时相比下电阻采样,采集的电流就不同了,因为电流始终是连续的,不存在采样窗口的问题。为了采集平均电流,可以采集三上桥臂导通的中间时刻的电流。但是这种方案运放的共模电压也高了,并且由于电流始终流过电阻,所以电阻的功率要比下电阻采样要高。 1.3.采样窗口问题 当下管的PWM占空比很小的时候,如下图所示的PWM3。由于ADC采样需要保持一定的时间,所以占空比很小的时候采集到的数据就可能不准。由KCL可知此时的三相电流的和为0,此时如果是三电阻采样方案,那么可以使用另外两相占空比大的算出第三相的电流。而如果是双电阻采样那么就没办法了,只能就这样使用,或者限制下管的最小占空比,这样才能保证采样的电流是准确的。对于单电阻采样来说,需要根据不同的开关组合得到对应的电流,而且需要在一个PWM周期内采样两次,依靠算法来重构三相电流,所以是最困难的一种方案。 2.运放电路 为了降低采样电阻的功耗,一般采样电阻的阻值都很小。那么其两端的压差也很小,如果直接输入单片机的ADC进行采集,那么单片机很难分辨出来。所以为了提高分辨率,需要对电压进行放大。此外,这么小的电压信号在放大之前也很容易受到干扰,所以对于PCB的布局布线有要求,需要尽量减小干扰。注意:采集到的电流信号不需要进行滤波处理,因为滤波会造成信号延迟。 2.1.运放和比较器 如下图所示,比较器的两个输入端接两个模拟信号,比较器的输出是一个数字信号,即高低电平。但是比较器内部是集电极开路或者漏极开路输出,所以需要在比较器的输出端接上拉电阻。比较器输出数字信号,他的跳边沿很陡。也就是说比较器的输出要么饱和,要么截止,而运放一般工作在放大区。所以按照输出特性曲线来说,比较器工作在下图的红圈处(注意下面的红圈也可以认为是负饱和区,只不过一般运放的负端接GND,那么就是0V,也认为是截止)。而运放工作在虚线内的放大区。为了让比较器的输出沿更陡,一般接一个正反馈。而运放工作在线性区。为了让运放不饱和,一般会接一个负反馈,抑制运放的饱和,让他工作在线性区。此外,运放接入正反馈,也可以当做比较器来使用。 2.2.差分放大 所谓差分就是对两个信号求差,差分放大就是对两个信号的差值进行放大。其实这里根据采样电路就决定了使用的就是差分,因为需要计算的是采样电阻两端的压差,也就是电位差,这就是差分。差分放大的好处是可以消除共模干扰,所谓共模就是信号对地来说,共模干扰就是信号相对于地这个参考点来说的干扰。如下图所示,如果Ia+和Ia-都存在对地的干扰,那么信号作差之后共模干扰就会减小,这样运放输出的信号就更加准确。差分接法虽然可以减小共模干扰的影响,但是也存在差模干扰。所谓差模干扰,就是两根信号线之间的干扰。这是因为两个信号线之间的环路有磁场的变化,这样就会引入干扰。所以差模干扰跟信号走线也有关系,如果两根信号线之间的环路比较大的话,空间就会大,这样磁场变化引起的干扰也就会越大。因此差分接法走线的时候也尽量要走差分线,这样可以把环路空间减小,起到抑制差模干扰的作用。如下图所示,上面的走线围城的面积空间大,环路大,这样信号线上有电流流过时,就会产生空间磁场,就会有磁耦合产生干扰。而下面的走线形式环路小,空间小,这样产生的干扰就小,下面这种形式的走线就是差分走线。实际的PCB中,差分走线的间距放一倍的线宽就行,一般是0.3mm。并且走线必须要同一层,不在同一层的话需要打孔,打孔的话就会产生寄生电容,这样就会对信号产生影响,所以走线最好在同一层。 2.3.偏置电压 由于采样电阻上的电流可以从下往上流,也可以从上往下流,也就是两端的电压可正可负,那么输入运放的差分电压就是正负电压。如果运放是正负电源供电,那么此时运放可以输出放大的正负电压,但是单片机没法检测负压信号,所以运放只能单电源供电。如果运放是单电源供电,那么又无法输出负压,所以需要对负压进行处理,也就是对负压进行电压抬升,如下图所示。这个抬升电压也很简单,根据波形对称,再考虑单片机的AD采样电压为3.3V,所以选择3.3V的一半。 2.4.运放放大倍数的选择 为了提高分辨率,让运放的输出越接近3.3V越好,留一点余量一般考虑输出3V即可。这里的运放输出3V,指的是采样电阻流过电机的额定电流时运放的输出。所以这里也能看出来,如果电机的工况能够确定,这里的运放放大倍数也能确定。也就是如果选了个大电机,而工况都是小负载电流很小,那么按照电机额定电流设计的电路板的分辨率就会低,控制效果不好。这也解释了为什么ODrive在云台电机这种小电流的电机上没有进行电流采样,因为它是针对大电流设计的,小电流的时候分辨率太低了。对于以下电阻的取值,需要根据放大倍数来选择。反馈电阻一般不建议大于100K,因为根据大量测试大于100K的话容易引入噪音,也就是干扰。最后根据运放的虚短和虚断就可以求得运放的输出和输入之间的关系。在匹配好放大倍数的前提下,这里的2K电阻考虑到了一定的限流作用,而且功耗会低一些。其他没有很多的考虑,这里选择1K的电阻,然后和反馈电阻匹配好放大倍数也可以。此外,有的时候会在运放的两个输入端接入一个pF级别的电容,用于滤除差分干扰。但是只要能够控制这个差分回路,可以不用接这个电容,接了这个电容可能会对信号造成延迟。所以即使加,也是加入一个很小的电容,pF级别。运放的输出到单片机的ADC引脚之间有一个电阻R97,这个电阻一般取值为几十欧姆,要考虑ADC内部的采样保持电容的充电时间。这个电阻是充电阻抗,可以破坏走线寄生参数带来的震荡。因为走线上存在寄生参数,很容易满足震荡条件,加了电阻的话可以破坏震荡条件。(?) 2.5.运放选型 运放选型一般从供电电压、带宽、速度(压摆率)等角度考虑。供电电压一般参考单片机的电压来选择, 比如3.3V的单片机就选择3.3V供电的运放。带宽就是在这个频率范围内,放大的信号不出现衰减或失真,一般经验值选择5-20M。压摆率表示运放的输出速度,也就是输出电压的变化率,一般选择在5-10V/us。此外, 采样电阻上的信号的频率并不等于载波频率,而是跟转速有关系,也就是一个电周期的频率大小。电流采样的运放不一定要选择高速运放,一般来说压摆率选择5V/us也足够使用。