在开关电源设计领域，确保 BUCK 电路的稳定性至关重要，而环路补偿设计是实现这一目标的关键环节。 确认系统参数：设计前的“体检报告” 分析功率级特性：找到电路的“敏感点” 选择交越频率：速度与稳定的“黄金分割” 选择补偿器类型：针对“敏感点”的“杀手锏” 参数计算与验证：对“症”下“药” 虽然，根据不同的分类方法，有普通运放补偿&跨导放大器补偿、Type I补偿器&Type II补偿器&Type III补偿器、模拟补偿&数字补偿&自适应补偿技术，等。 但是，此文将基于IR3840MPbF这个电压模式BUCK转换器（内部为普通运放）使用“Type II补偿器”进行环路补偿实例设计，重点在于建立环路补偿设计的流程方法，助力工程师更好地理解和掌握 BUCK 电路的环路补偿设计。 01 / 确认系统参数：设计前的“体检报告” / 以下这些参数是后续环路补偿设计的基石，需要提前确认。 02 / 分析功率级特性：找到电路的“敏感点” / 功率级电路是 BUCK 电路的核心部分，其特性直接影响整个系统的稳定性。BUCK电路功率级（具体来说是LC滤波器）会自带“LC双极点”和“ESR零点”，这就是会导致系统不稳定的“敏感频率点”。 03 / 选择交越频率：速度与稳定的“黄金分割” / 交越频率的选择对于平衡 BUCK 电路的速度和稳定性至关重要。交越频率过高，系统虽然响应速度快，但容易受到高频噪声的干扰，导致稳定性下降；交越频率过低，系统对负载变化的响应速度会变慢，影响动态性能。 通常，交越频率选择在开关频率的 1/10 到 1/5 之间。在这个实例中，基于开关频率 600 kHz，选择交越频率为 60 kHz，即 F0 = (1/10) * 600kHz = 60kHz。 这一选择旨在确保系统既能快速响应负载变化，又能维持足够的稳定性，有效避免高频噪声对系统的影响。 04 / 选择补偿器类型：针对“敏感点”的“杀手锏” / 根据对功率级电路特性的分析，特别需要考虑FLC（LC滤波器的谐振频率）、FESR（由输出电容ESR引起的零点频率）和F0（交越频率）的相对位置关系，因为满足 ，所以选择Type II (PI)补偿器。 05 / 参数计算与验证：对“症”下“药” / 将Type II (PI)补偿器的FZ1零点放置在0.75倍的FLC位置，用于补偿功率级LC双极点。 将Type II (PI)补偿器的FP1极点放置在F0和FS之间，通常在FS/2位置，用于衰减高频噪声。 放置零极点 将Type II（PI）补偿器的FZ1零点放置在0.75倍的FLC位置，用于补偿功率级LC双极点。 将Type II（PI）补偿器的FP1极点放置在F0和FS之间，通常在FS/2位置，用于衰减高频噪声。 具体参数计算 根据公式(17)计算RC1，选择标准阻值7.15kOHM 根据公式(18)计算CC1，选择标准容值4.7nF 根据公式(19)计算CC2，选择标准容值68pF 06 / 实例设计总结与拓展 / 设计总结 通过上述详细的设计步骤，我们成功为IR3840MPbF电压模式BUCK转换器设计了Type II补偿器，实现了环路的稳定补偿。这一过程涵盖了从系统参数确认到参数计算与验证的完整流程，每一步都紧密相连，环环相扣。 设计拓展 尽管Type II补偿器在许多应用场景中表现出色，但在面对更复杂的系统动态特性时，可能需要更高级的补偿策略。例如，Type III补偿器可以提供更多的零点和极点，用于更精细地调整系统的频率响应。 综上所述，本文通过详细的实例设计，展示了BUCK电路环路补偿的具体实施过程，希望能帮助工程师深入理解环路补偿设计的关键要点和实际操作方法，提升在实际工作中解决BUCK电路稳定性问题的能力。
在台湾最近一项调查中，其中模拟IC设计工程师的年薪中位数达到155万新台币，成为科技业非主管职中最高薪的工作。 简单来说，模拟IC（Analog Integrated Circuit）是处理“连续变化电压或电流信号”的晶片。 模拟混合信号工程师纳尼．阿达尼（Nanik Adnani）解释，模拟IC工程师就是在“设计、创造或调整那些能够产生连续变化信号的电子集成电路。” 这些信号来自现实世界中的声音、光、温度、压力等感测数据，举例来说，当你对着智能手机说出“Hey Siri”，声音的声波会被麦克风转为电压信号，经过模拟IC的放大、滤波，再经由ADC（模拟转数字）转为数字信号，才能送进AI模型分析。 换言之，没有模拟IC，AI就无法“听到”你的声音，也无法“看到”影像或“感应”外部世界的资讯。 在车用电子、工业自动化、5G通讯、物联网、穿戴式装置等新兴应用领域，模拟IC扮演关键角色。每一个传感器模组背后，都需要一组精准稳定的模拟前端；每一个AI SoC（System-on-Chip）中，都藏着不容忽视的电源管理与信号处理模组，而这些，都是模拟IC设计工程师要下的功夫。 你可以把模拟IC工程师想像成，与现实世界连结的“模拟桥梁”，模拟IC工程师熟捻的电路学就像魔法一样，可以把我们生活中的电子产品需求“变出来”。 模拟IC工程师通常要具备以下能力： 深厚的电路理论与电子学基础，包含晶体管特性、回授理论、杂讯分析等。 熟练的电路模拟工具，如Cadence Spectre、HSPICE等，进行前端模拟与验证。 制程与layout敏感度，微小布局差异都可能造成电路失效，需与后端工程师密切合作。 跨领域沟通能力，与布局IC工程师、数字IC工程师协作，设计符合整体效能与功耗目标的电路。 这些技术能力之外，还需有异于常人的耐性、细腻与强大的沟通能力。模拟IC设计没有绝对正确的“标准答案”，每一个案子都可能是全新挑战，也因此充满艺术与创造性的成分。 模拟IC工程师的养成有多难？为何人才这么缺？ 模拟IC工程师，需要深入理解半导体制作的每一个环节，包含了设计、布局、制造、量测和测试。模拟IC工程师还需要懂整套电路元件的物理状态，在放大器、电源模组、滤波器、振荡器、ADC/DAC等电路中，进行晶体管级的参数设计与模拟。 由于要了解一堆电子电路学导论，模拟IC工程师通常都是研究所出身，即便是刚出社会的新鲜人，也需要为了衔接学界和业界的差异，训练个三到五年。 加拿大国家研究委员的半导体主管布莱恩．肯尼迪说道：“相信我，这些模拟IC工程师的功夫可不是凭空来的，都是靠多年实战、在工程现场一点一滴熬出来的，几乎可以说是门黑魔法了。” 有业内人士分享，模拟IC设计相当吃经验，基本的电子学和电路学只是入门，真正的关键在“数学直觉”和物理常识。“而这种直觉是做过几百条IC布局（layout）与量测、踩过一堆雷才会有的。” 在台湾，电子、电机相关科系的学生大多倾向选择数字IC设计，原因在于模拟IC门槛高、教材少。数字IC有大量开源工具与范例，模拟电路学习资源相对冷门。 而且，模拟IC工程师养成时间长，从新鲜人到能独当一面，往往需要5年以上时间历练。 还有，错误代价高！一条小电路设计错了，整个晶片可能报废，极度高压，责任也大。 产业需求高涨，资深的模拟IC工程师成为各大IC设计公司争抢的人才。一位半导体业资深人资坦言：“数字IC工程师的缺口是大，但模拟IC工程师是你有钱都不一定请得到人。” AI时代为什么让模拟IC工程师身价上涨？ AI 发展的越强大，和真实世界的连结就越重要，而这个桥梁，就掌握在模拟IC工程师手上。如今AI不再只活在云端或数据中心，而是越来越多应用发生在自驾车、智能音箱、工业机器人、穿戴装置、智能医疗等真实生活当中。这些应用都要“听得见、看得见、感觉得到”，而这些声音、图像、温度、压力、加速度等原始数据，通通是模拟信号，需要模拟IC处理放大、滤波、转换，AI模型才能“看懂”或“听懂”。 过去，大家用的是通用CPU、GPU，模拟IC只要设计一次，就可以用很久。现在进入AI应用碎片化时代，手机、车用、智能音箱、行车记录器、无人机、伺服器，各种客制化晶片设计需求大爆发。 这也带动模拟IC要“跟着客制化”——不同电压、不同封装、不同介面，都要不同设计。问题是：模拟IC不像数字IC有工具可以生成，模拟设计得“一笔一画自己画”，人才养成超级慢。 换句话说，没有模拟IC，AI根本接收不到外部世界的信号，若没有这个桥梁，AI无法知道现实世界长什么样子。这是模拟IC工程师在AI时代，变得越来越受欢迎的原因。
本文整理了杨建国模电第四季课程的第八讲、负载电流检测课程中的绝大部分内容，包括高低侧检测方法的对比，以及低侧检测的两点注意事项，电阻自发热和ESR。高侧检测重点整理了AD629相对AD628的优点，以及它的一倍差分增益由来。
在电源及电机控制中常用到过流保护功能，这需要对电流进行采样。 同时，如果用单片机实现检测电流进行保护的话需要消耗大量CPU时间，因此我用硬件电路设计了一种带自锁功能的过流保护模块，这对于过流保护可以实现模块化，方便使用。 该模块采用ACS712霍尔传感器采集电流，可将正负过流保护值可以分开来设定，将输出转为0-3.3V的电压，方便DSP采样，最后绘制了PCB，制作了出来。 01电流采样电路的设计 采样电路的比较 电流采样电路通常有“高（压）端电流采样”和“低（压）端电流采样”和“霍尔传感器采样”三种采样电路，如下图所示，给出高端和低端两种采样电流形式。 低端电流采样 高端电流采样 1 高端电流检测具有如下特点： 优点：可以检测区分负载是否短路、无地电平干扰 缺点：共模电压高，使用非专用分立器件设计较复杂、成本高、面积大 2 低端电流检测具有如下特点： 优点：共模电压低，可以使用低成本的普通运算放大器 缺点：检测电流电阻的引入地电平干扰，电流越大地电位干扰越明显，有时至会影响负载 3 霍尔传感器采样具有如下特点： 优点：对采样信号进行隔离，适合大功率场合 缺点：易受到电磁干扰的作用 本设计考虑到通用型，同时整个系统电流采样保护都与控制部分隔离的情况，采用霍尔电流传感器ACS712进行电流采样。 02 转换为0-3v输出信号调理电路的设计 ACS712采用单电源5V供电，输出具有很好的线性度，如下图所示。 ACS712输出电压与检测的电流关系 可以看出，当检测电流为0A时，输出2.5V，当电流为+5A时输出电压3.5V，当电流为-5V时输出为1.5V，具有很高的线性度。但是通常DSP的AD采样量程时0-3.3V的，这就需要运行进行调理，转换为0-3.3V之间的电压。 （注意：由于运放是单电源5V供电，因此需要用轨对轨运放，如LMV358。） 由于ACS712输出带载能力有限，通常采用一级电压跟随提高带载能力。之后在后级先用电阻分压，再送入同相比较端，同相放大一倍。分压电阻R2、R3需要先将0-5V的电压分为0-1.5V的电压，因此电阻比为3：7。在后级同相比例放大两倍即为0-3V之间的电压值。电路如下图所示： 输出调理电路 调理电路仿真 03比较及锁存保护电路的设计 本设计的重点在于当出现过流后能自动切断输出，并保持切断的状态。这就需要对电流信号进行比较和对输出信号进行锁存。 本设计考虑到正负过流保护值可能不同，同时触发器通常有两路输入输出，因此设计了两路保护电路，通过按键进行复位。 锁存及复位电路的设计 下图为比较和锁存部分电路，用到D触发器74HC74和电压比较器。 74HC74是一种双D型触发器，有设置和重置引脚，正脉冲触发。此处直接用运放当作比较器用，需要注意的是运放通常是推挽输出，比较器是集电极开路输出，若换做比较器的话，需要加上拉电阻，可以实现“线与”。 比较和锁存电路图 74HC74的控制逻辑如下表所示，本次设计用到的小表中黄色强调部分的逻辑。当电流小于设定的过流保护值时，比较器输出为低电平。 一旦出现过流，比较器输出高，产生上升沿到74HC74的CP端，数据位的高电平被锁存到输出端Q，反相输出端 输出为低电平。 74HC74逻辑图 当复位按键被按下时， 为低电平有效，表现为表中绿色部分逻辑，输出端Q为低电平，与保护时逻辑反相。 以上控制部分逻辑通过Multisim进行了仿真，其中所有的模拟量给的是通过电阻分压给的，仿真电路如下：其中R1为模拟ACS712的输出，R4为负过流保护设定值，R5为正过流保护设定值。 控制部分逻辑仿真电路图 外部控制信号输入 为了方便DSP/MCU控制继电器，如下电路实现了控制信号和两路过流信号的“或”逻辑运算，通过Multisim仿真可以看出，只要任意开关闭合（被置为高电平），输出变为低电平。 图4-5 外部控制端逻辑图及Multisim仿真 04继电器驱动及指示部分设计 下图为P沟道MOSFET驱动继电器电路图，由于74HC74输出驱动能力有限，输入输出电流只有20mA，而继电器通常要求驱动能力为100mA以上。 因此可以通过如下驱动P沟道Mosfet的方法提高带载能力：当SAFE+、SAFE、-SD端都为低电平时，DRIVE端为高电平，Q1的GS端电位为0，MOSFET关断；当DRIVE端为低电平时，MOSFET导通，驱动继电器动作。 继电器及驱动电路图 由于继电器铁芯有电感作用，因此在需要反并联二极管续流。当关断时，二极管导通，提供续流通道。 状态指示部分电路图！
关注回复“加群”，加入硬件电子学习交流群。本期的电路图来自ZLinear的开源数据采集板卡DL8884_RFN，是一个比较常见的电压偏置采集法（电路图已取得作者授权发文）。
PCB布线工作对于很多工程师来讲就是连连看，而且还是一项非常枯燥乏味的工作。这其实只是一个初级的认知，一位优秀的PCB设计工程师还是能做很多工作并能解决很多产品设计中的问题的。本文结合一些大厂的设计规则以及部分的技术文章，将分享一些PCB设计中布线的要点，仅供参考。 1、通用做法 在进行PCB 设计时，为了使高频、高速、模拟电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑： （1）合理选择层数；在 PCB 设计中对高频、高速电路板布线时，利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，能有效降低寄生电感；还可以降低信号间的交叉干扰。 （2）走线方式；走线按照 45°角拐弯或圆弧拐弯，这样可以减小高频、高速信号的反射和相互之间的耦合。 （3）走线长度；没有特殊要求的情况下，走线长度越短越好（有损耗要求的要根据实际情况而定）；相邻布线时，线与线之间并行距离越短越好。 （4）过孔设计以及数量；过孔设计时，要注意尽量使过孔的阻抗与传输线的阻抗相互一致或者尽量一致；同时。过孔数量越少越好，因为过孔很容易引起阻抗不连续。 （5）相邻层间布线方向；层间布线方向应该取垂直方向，就是上一层为水平方向，相邻的层为垂直方向，这样可以减小信号间的干扰。 （6）包地；很多时候，工程师都认为对重要的信号线进行包地处理，可以显著提高该信号的抗干扰 能力，但是一定要注意避免包地引入新的问题，比如是否导致空间变小，或者阻抗发生了变化。当然，还可以对干扰源进行包地处理，使其不能干扰其它信号。高速PCB设计时，保护地线要还是不要，这是个问题？ （7）信号线；信号走线不能环路，减少环路引入噪声。 2、布线优先次序 关键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线 密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线 最密集的区域开始布线 注意点： a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。 b、电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。 c、有阻抗控制要求的网络应尽量按线长线宽要求布线。 3、时钟的布线 时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线平行走线，且应远离噪声源或者热源，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。 如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。 (1)时钟驱动器布局在PCB中心而非电路板外围，布局尽量靠近，走线圆滑、短，非直角、非T形。 (2)避免时钟之间、与信号之间的干扰，避免几种信号平行布线，必要时采用GND屏蔽层包裹隔离，不同时钟或信号之间间距尽量远。 (3) 时钟信号尽量不采用跨界分割平面。 (4) 如果是差分时钟线，一定要注意等长。 (5)时钟晶振: 时钟线先经过负载电容，再到达晶振，周围打孔，GND屏蔽. (6) 同源时钟: 时钟线的并联匹配电阻靠近负载芯片，串联电阻靠近时钟芯片或者CPU。 4、直角走线 直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。 其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响主要体现在三个方面： 一是拐角可以等效为传输线上的容性负载，减缓上升时间； 二是阻抗不连续会造成信号的反射； 三是直角尖端产生的EMI。 5、差分走线 差分信号在高速电路设计中的应用越来越广泛，电路中绝大多数的信号都采用了差分线结构。 使用差分线是为了抗干扰，从两个角度可以说明它的优点。 第一， 在相同电平幅度的信号中，差分线的峰峰值是单端线的两倍。 第二， 在相同的电路环境中，由于单端走线参考的是地平面，对于外界的干扰，受到的影响和地平面上受到的同一干扰表现差异很大，导致它在走线上的干扰和回流路径中的干扰无法相互抵消（单端走线电压基准为地平面）；而差分线由于是平行等长走线，在相同的电路环境中，两条走线的耦合度很高，在受到同一干扰源时，两天线上的干扰程度接近，而差分线电压基准点为对应的另外一条走线，而不是地平面，对于共模干扰有较好的抑制能力。 差分线想要更高的抗干扰能力，来获得低的误码率，提升传输速率，但他需要比单端线对一条额外的线作为信号的回流线。所以，只有在追求更高的传输速率或者更强的抗干扰能力的设计中才会不惜增加传输线的数量来保证传输的速率和更强的抗干扰能力。 对于PCB工程师来说，在设计差分传输线的时候就要做好差分对内的等长以及阻抗的一致性（等间距）。 等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。至于平常大家所说的紧耦合还是松耦合，要视情况而定。差分对紧耦合真的比松耦合好吗？ 6、蛇形线 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节传输线延时，尤其是为了满足传输线的对内或者对间等长，或者是为了满足系统时序的要求而针对性的设计。 7、电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电源、地线的布线要认真对待，把电源、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 地线和电源线的PCB布线规则如下： 1、在电源、地线之间加上去耦电容。 2、尽量加宽电源线、地线宽度，最好使地线比电源线宽。 3、在高速数字电路的PCB中使用宽的地线组成一个回路，最好有一个完整的地平面来参考。模拟电路的地不能这样使用。 4、用大面积铜层作地线，在印制板上把没被用上的地方都与地相连接作为地线用，或是做成多层板，电源和地线各占用一层。 5、对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。 地线回路规则： 地线环路尽量小，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰的噪声也越小。 去耦电容规则： A. 在PCB上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。 B. 在PCB设计中，一般应该使电流先经过滤波电容滤波，再供器件使用。 C. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。 8、数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的，它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 9、信号线布在电源或者地平面上 在多层PCB布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电源和地平面层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地平面的完整性。 10、设计规则检查（DRC） 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面： （1）线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 （2）电源线和地线的宽度是否合适？电源与地平面之间是否紧耦合？ （3）对于关键的信号线是否采取了最佳措施，如长度、加保护线、发送（TX）线及接收（RX）线的距离（有的要求分层布线）等等。 （4）模拟电路和数字电路部分，是否有各自独立的地线或者其如何连接。 （5）在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 （6）多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。 11、检查3W、3H原则 3W原则就是指信号线与信号线之间的中心间距为线宽的3倍。 3H原则就是指信号线与信号线之间的中心间距为信号线到参考层距离的3倍。 无论是3W还是3H原则，都是为了减少信号线之间的串扰。尤其是高速信号线或者高频信号线之间。只要能满足3H或者3W的原则，那么串扰就会非常小。但是，对于小型化产品设计而言，已经很难满足3W或者3H原则。另外，串扰的主要来源已经不再只是传输线之间的影响。
ADC的深层的原理在这里就不再展开了，比较枯燥，如有需求的小伙伴，欢迎评论区留言，后期抽一章写一写！ 单片机ADC采回来的数据不准，那今天主要针对实际项目中最有可能的几个原因展开，但主要还是从硬件的角度出发！ （1）参考电压（VREF）不稳定 核桃见过很多产品基本VREF都是直接接VCC，也就是直接和单片机的工作电压共用一个电源，而在一些要求比较高的产品中，是需要单独给VREF供电的。 VREF直接和单片机的工作电源共用带来的问题如下： ①电源噪声直接耦合到VREF，直接影响采样数据 ②电源负载波动影响VREF的稳定性 ③地线干扰 ④温度漂移与电源温升影响 ⑤电源电压精度不足 这个原因的解决方案：使用低噪声，高稳定性的参考电源（实在压成本的可以使用TL431） （2）PCB布局与接地问题 在PCB布局中模拟采集电路最好与数字部分分割开，不能混在一起，因为数字部分很容易影响到模拟部分，模拟信号的走线应该远离高频数字信号，如CLK时钟信号等，且模拟地和数字地需做单点共地处理！ （3）电源噪音干扰 如果板子中有使用DC-DC电源，那就需要留意一下开关电源（DC-DC）的电源纹波了，这个是会影响到ADC，建议使用LDO给ADC单独供电。 （4）ADC采样时间不足 其实这个很好理解，ADC采样需要时间对内部电容充电，若采样时间太短，电容没有充满电，导致电压不稳定。 解决方案：配置延长采样周期，也可以加外部缓冲电路。 （5）外部环境干扰 如果板子集成了其他感性器件的驱动，如电机或者继电器，也很有可能耦合到模拟信号线上。 布局走线时尽量远离感性器件，或者在信号线上添加磁珠或共模扼流圈抑制高频干扰。
扫码关注面包板社区
