ADC为什么采不准?可能因为这几个原因!
核桃设计分享 2025-03-05

ADC的深层的原理在这里就不再展开了,比较枯燥,如有需求的小伙伴,欢迎评论区留言,后期抽一章写一写!

单片机ADC采回来的数据不准,那今天主要针对实际项目中最有可能的几个原因展开,但主要还是从硬件的角度出发!

(1)参考电压(VREF)不稳定

核桃见过很多产品基本VREF都是直接接VCC,也就是直接和单片机的工作电压共用一个电源,而在一些要求比较高的产品中,是需要单独给VREF供电的。

VREF直接和单片机的工作电源共用带来的问题如下:

①电源噪声直接耦合到VREF,直接影响采样数据

②电源负载波动影响VREF的稳定性

③地线干扰

④温度漂移与电源温升影响

⑤电源电压精度不足

这个原因的解决方案:使用低噪声,高稳定性的参考电源(实在压成本的可以使用TL431)

(2)PCB布局与接地问题

在PCB布局中模拟采集电路最好与数字部分分割开,不能混在一起,因为数字部分很容易影响到模拟部分,模拟信号的走线应该远离高频数字信号,如CLK时钟信号等,且模拟地和数字地需做单点共地处理!

(3)电源噪音干扰

如果板子中有使用DC-DC电源,那就需要留意一下开关电源(DC-DC)的电源纹波了,这个是会影响到ADC,建议使用LDO给ADC单独供电。

(4)ADC采样时间不足

其实这个很好理解,ADC采样需要时间对内部电容充电,若采样时间太短,电容没有充满电,导致电压不稳定。

解决方案:配置延长采样周期,也可以加外部缓冲电路。

(5)外部环境干扰

如果板子集成了其他感性器件的驱动,如电机或者继电器,也很有可能耦合到模拟信号线上。

布局走线时尽量远离感性器件,或者在信号线上添加磁珠或共模扼流圈抑制高频干扰。


声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • 模拟
  • 模电
  • 运放
  • 放大
下载排行榜
更多
评测报告
更多
广告