在写运放的基本电路之前，首先说明一点，运放的“虚短”和“虚断”适用于深度负反馈的场合，这一点非常重要。 运放的“虚短”和“虚断”不可通过单个运放的同向端和反向端来判断，必须要看整个电路结构。 一.基本电路 1.反向放大 根据“虚短”和“虚断”的原理进行分析： （Vin-V-）/R2=（V--Vout)/R3;V-=0V;得到Vout=-R3/R2; 2.同相放大 根据“虚短”和“虚断”的原理进行分析： (0-Vin)/R2=(Vin-Vout)/R3;得到：Vout=(1+R3/R2)*Vin 3.加法电路 根据“虚短”和“虚断”的原理进行分析： (V1-0)/R1+(V2-0)/R2=(0-Vout)/R3; 得到：Vout/R3=-(V1/R1+V2/R2) 在R1=R2=R3的情况下：Vout=V1+V2； 4.积分电路 根据“虚短”和“虚断”的原理进行分析： 0-Vout=C1fidt; i=Vin/R2则Vout=-C1/R2*fVindt;f为积分符号 5.微分电路 根据“虚短”和“虚断”的原理进行分析： C1*dVin/dt=-Vout/R2;则Vout=-R2*C1*dVin/dt; 6.差分电路 根据“虚短”和“虚断”的原理进行分析： 该放大电路的传递函数为： Vout=（R4/(R3+R4)）*（(R1+R2)/R1）*V1-R2/R1*V2; 若R1=R3；R2=R4;则上式可以简化为： Vout=(R2/R1)(V1-V2) 7.检测仪表0-20mA的采样电路 很多控制器接收0-20mA或者4-20mA的电流，电路将此电流信号转换为电压信号，再送到ADC转换为数字信号，上图就是一个典型的这样电路，如果4-20mA的电流通过R1，则会在R1上产生0.4-2V的电压差，由运放“虚断”的特性可知，运放输入端没有电流流过，则流过R2与R3的电流相等；流过R4与R5的电流相等，故有： （V2-Vy）/R4=Vy/R5； （V1-Vx）/R2=（Vx-Vout）/R3； Vx=Vy； V1-V2=0.4——2V； 最后得到Vout=(0.88-4.4)V; 8.将电压转化为电流电路 运放可以将电流信号转换为电压信号，也可以将电压信号转换为电流信号，上图的负反馈没有通过电阻直接反馈，而是串联了三极管Q1的发射极反馈的。 根据“虚短”和“虚断”的原理，则有： （Vi-V1）/R1=（V1-V4）/R8; V2/R3=（V3-V2）/R5； V1=V2； 如果R1=R8；R3=R5；则由以上三式可得到： V3-V4=Vi； 则通过RL的电流为Vi/R6;如果负载小于100K，则通过RL与R6 的电流一样大。
关注回复“加群”，加入硬件电子学习交流群。本期的电路图来自ZLinear的开源数据采集板卡DL8884_RFN，是一个比较常见的电压偏置采集法（电路图已取得作者授权发文）。
PCB布线工作对于很多工程师来讲就是连连看，而且还是一项非常枯燥乏味的工作。这其实只是一个初级的认知，一位优秀的PCB设计工程师还是能做很多工作并能解决很多产品设计中的问题的。本文结合一些大厂的设计规则以及部分的技术文章，将分享一些PCB设计中布线的要点，仅供参考。 1、通用做法 在进行PCB 设计时，为了使高频、高速、模拟电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑： （1）合理选择层数；在 PCB 设计中对高频、高速电路板布线时，利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，能有效降低寄生电感；还可以降低信号间的交叉干扰。 （2）走线方式；走线按照 45°角拐弯或圆弧拐弯，这样可以减小高频、高速信号的反射和相互之间的耦合。 （3）走线长度；没有特殊要求的情况下，走线长度越短越好（有损耗要求的要根据实际情况而定）；相邻布线时，线与线之间并行距离越短越好。 （4）过孔设计以及数量；过孔设计时，要注意尽量使过孔的阻抗与传输线的阻抗相互一致或者尽量一致；同时。过孔数量越少越好，因为过孔很容易引起阻抗不连续。 （5）相邻层间布线方向；层间布线方向应该取垂直方向，就是上一层为水平方向，相邻的层为垂直方向，这样可以减小信号间的干扰。 （6）包地；很多时候，工程师都认为对重要的信号线进行包地处理，可以显著提高该信号的抗干扰 能力，但是一定要注意避免包地引入新的问题，比如是否导致空间变小，或者阻抗发生了变化。当然，还可以对干扰源进行包地处理，使其不能干扰其它信号。高速PCB设计时，保护地线要还是不要，这是个问题？ （7）信号线；信号走线不能环路，减少环路引入噪声。 2、布线优先次序 关键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线 密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线 最密集的区域开始布线 注意点： a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。 b、电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。 c、有阻抗控制要求的网络应尽量按线长线宽要求布线。 3、时钟的布线 时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线平行走线，且应远离噪声源或者热源，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。 如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。 (1)时钟驱动器布局在PCB中心而非电路板外围，布局尽量靠近，走线圆滑、短，非直角、非T形。 (2)避免时钟之间、与信号之间的干扰，避免几种信号平行布线，必要时采用GND屏蔽层包裹隔离，不同时钟或信号之间间距尽量远。 (3) 时钟信号尽量不采用跨界分割平面。 (4) 如果是差分时钟线，一定要注意等长。 (5)时钟晶振: 时钟线先经过负载电容，再到达晶振，周围打孔，GND屏蔽. (6) 同源时钟: 时钟线的并联匹配电阻靠近负载芯片，串联电阻靠近时钟芯片或者CPU。 4、直角走线 直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。 其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响主要体现在三个方面： 一是拐角可以等效为传输线上的容性负载，减缓上升时间； 二是阻抗不连续会造成信号的反射； 三是直角尖端产生的EMI。 5、差分走线 差分信号在高速电路设计中的应用越来越广泛，电路中绝大多数的信号都采用了差分线结构。 使用差分线是为了抗干扰，从两个角度可以说明它的优点。 第一， 在相同电平幅度的信号中，差分线的峰峰值是单端线的两倍。 第二， 在相同的电路环境中，由于单端走线参考的是地平面，对于外界的干扰，受到的影响和地平面上受到的同一干扰表现差异很大，导致它在走线上的干扰和回流路径中的干扰无法相互抵消（单端走线电压基准为地平面）；而差分线由于是平行等长走线，在相同的电路环境中，两条走线的耦合度很高，在受到同一干扰源时，两天线上的干扰程度接近，而差分线电压基准点为对应的另外一条走线，而不是地平面，对于共模干扰有较好的抑制能力。 差分线想要更高的抗干扰能力，来获得低的误码率，提升传输速率，但他需要比单端线对一条额外的线作为信号的回流线。所以，只有在追求更高的传输速率或者更强的抗干扰能力的设计中才会不惜增加传输线的数量来保证传输的速率和更强的抗干扰能力。 对于PCB工程师来说，在设计差分传输线的时候就要做好差分对内的等长以及阻抗的一致性（等间距）。 等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。至于平常大家所说的紧耦合还是松耦合，要视情况而定。差分对紧耦合真的比松耦合好吗？ 6、蛇形线 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节传输线延时，尤其是为了满足传输线的对内或者对间等长，或者是为了满足系统时序的要求而针对性的设计。 7、电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电源、地线的布线要认真对待，把电源、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 地线和电源线的PCB布线规则如下： 1、在电源、地线之间加上去耦电容。 2、尽量加宽电源线、地线宽度，最好使地线比电源线宽。 3、在高速数字电路的PCB中使用宽的地线组成一个回路，最好有一个完整的地平面来参考。模拟电路的地不能这样使用。 4、用大面积铜层作地线，在印制板上把没被用上的地方都与地相连接作为地线用，或是做成多层板，电源和地线各占用一层。 5、对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。 地线回路规则： 地线环路尽量小，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰的噪声也越小。 去耦电容规则： A. 在PCB上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。 B. 在PCB设计中，一般应该使电流先经过滤波电容滤波，再供器件使用。 C. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。 8、数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的，它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 9、信号线布在电源或者地平面上 在多层PCB布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电源和地平面层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地平面的完整性。 10、设计规则检查（DRC） 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面： （1）线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 （2）电源线和地线的宽度是否合适？电源与地平面之间是否紧耦合？ （3）对于关键的信号线是否采取了最佳措施，如长度、加保护线、发送（TX）线及接收（RX）线的距离（有的要求分层布线）等等。 （4）模拟电路和数字电路部分，是否有各自独立的地线或者其如何连接。 （5）在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 （6）多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。 11、检查3W、3H原则 3W原则就是指信号线与信号线之间的中心间距为线宽的3倍。 3H原则就是指信号线与信号线之间的中心间距为信号线到参考层距离的3倍。 无论是3W还是3H原则，都是为了减少信号线之间的串扰。尤其是高速信号线或者高频信号线之间。只要能满足3H或者3W的原则，那么串扰就会非常小。但是，对于小型化产品设计而言，已经很难满足3W或者3H原则。另外，串扰的主要来源已经不再只是传输线之间的影响。
行电路中，隔直电容放到哪里好呢？一些工程师的回答无非会是两种情况：放到驱动端或者是放到接收端。 有人说放到接收端，原因是：由于信号从驱动端通过传输线到接收端，期间会造成衰减，上升时间也会延长，当信号最终到达接收端的电容时，大部分的高频分量已经没有了，反射减少了，因此能有更多的信号到达接收端。（时域） 一个SI工程师可能会告诉你：对于所有的无源链路，链路中所有的元素都是互相影响的，整个拓扑也是有关联的，不管信号是向前传还是向后传都是一样的。因此，跟电容放哪没关系。（频域） 为了解决这个问题，下边用简单的方法，通过时域和频域的数据来分析一下这个问题。以一个简单的拓扑为例，其中包括一段较短的传输线，一段较长的传输线，几个过孔以及靠近其中一端的电容，如图1所示： 图1 简单的拓扑结构示意图（DC隔直电容靠近接收端） 创建每一个拓扑模型需要大量的工作，本例中，忽略了复杂的东西，仅使用简单的集总模型来解释这个概念。所用的理论同与精确复杂模型的一样。 图2显示了一致、均匀、无源及因果性的传输线的RLGC参数，传输线的特性阻抗为50Ω，损耗角为0.0016，线宽为3mil，DK值为3.9，传输延时在1G时大约为173ps/inch。 图2 传输线阻抗（左图）；传输线的延时（右图） 过孔赋为简单的2pf集总并联电容的模型，如图3所示： 图3 用并联电容表示 最后电容赋的模型是串联的R-L，代替内部寄生参数，在每个末端加上一个并联电容并连到传输线上，来表示焊盘和过孔，如图4所示。 图4 但是对于电容模型，去掉其中主要的串联电容，这有助于建立仿真的DC路径及进一步的TDR信号分析。即使这听起来有点不可思议，但是大部分高速信号协议在低于100MHz的时候都是直流平衡编码。在这些频率点以上，在适当位置加上串联电容或者短路的模型跟图4中的看起来一样，并且需要在关注的频率点加上寄生电感和限流电容。各部分模型建好后，串联起来，现在来回答开始的问题，如图1，我们需要考虑两件事： a．Port-1是驱动端，Port-2是接收端（电容靠近接收端） b．Port-2是驱动端，Port-1是接收端（电容靠近驱动端） 在Port-1上输入一个脉冲，在Port-2上观察响应，然后反向来（在Port-2上输入信号，在Port-1上观察响应）。如果第一个人说的对，理论上会有非常大的不连续，那么我们应该可以看到接收端波形的差别。 图5 时域脉冲（左图）；前向和后向损耗（右图） 这里问题来了，图5中两种情况下的结果基本上没区别，意味着对于这个拓扑和参数来说，电容不论是放到驱动端还是接收端并没有影响。那么第二种说法呢？S参数的相关性（对于两端口的无源网络，S21=S12），根据结果，在这点时域的观点是错的，频域的观点是正确的。但是，让我们再进一步分析。 图6显示了TDR和两端的回波损耗。通过TDR曲线可以清楚的看到拓扑中的每一个部分，Port-2距离隔直电容近，比Port-1的TDR不连续性大的多，类似，在频域可以看到Port-2的回损比Port-1差好多。 由于拓扑不对称，S11不等于S22，可能由于这个让人觉得电容的位置会有影响，但是事实是，在这个简单的例子中，信号向前传输或者是向后传输是一样的，如图5所示。 图6 TDR曲线（端口1和2）；回波损耗（S11和S22） 那么电容的位置到底有没有影响？现在创建一个拓扑，总长度保持在11inch，将电容以不同的增量从一端移动到中心，理论上我们应该看不到区别。 图7在接收端观察到的上升时间（左图）；整个脉冲波形，放大了反射（右图） 从图7中可以看到一个有趣的现象，当电容从驱动端移动至传输线中间时，可以看到以下现象： 1．接收端的信号有变化，证明了电容在传输线的不同位置结果是不同的。 2．但是确定了一个位置时，不管驱动在左边还是在右边，在接收端产生的信号是相同的。 3．当将电容从传输线的中心位置移动到两端的时候，可以观察到两端之间的反射脉冲在不同时刻。 4．当隔直电容分别被放到每一端时，大部分的带宽都在上升沿，如图7所示。 事实上简单的看一下谐振的位置，目测每一个谐振点的起始位置，就可以找到隔直电容在某一端的大概位置。 图8 每一类长度的1/2谐波 图8中，通过计算后，到一端的距离为1.3243inch，近似为1inch。3.06inch近似为3inch，5.07inch和6inch近似为5inch。为什么有两个点都近似为5inch？当把电容放到距离一端5inch的地方时，它也是距离另一端6inch的地方，因为总的线长是11inch。在5inch处，可以看到电容两侧的1/2谐波。 当然这些不连续脉冲会继续来回几次直到传输线的自然损耗将其衰减。在计算眼图时，这些点会干扰后续的部分，最终大大降低接收端眼图的质量。 那么如果传输线上有更多的损耗，这些令人厌烦的谐振又会如何呢？下边来试一下。 图9 每一种介质损耗的谐振（左图）；损耗（右图） 图9中通过改变介质损耗角，可以看一下信号大体上是如何降低的，但是同样谐振点较小，在很多情况下，可以利用损耗来衰减谐振点。 接下来再进一步的试验，测试前，需要考虑驱动源及接收端输入阻抗为50Ohm，完全与传输线的阻抗匹配。如果将电容放到驱动端会发生什么，同时改变源端阻抗，从40Ohm变到50Ohm，而接收端阻抗保持在50Ohm。 图10 40ohm和50ohm远端阻抗的结果 从图10可以看出，正如预期的那样，源端阻抗变化时电压的稳态值，但是不连续点的大小总体上并没有受到太大影响，不过并不是说源端和电容的不连续点不会改变信号的幅度，最终是会的。传输线的不连续性和两端的不连续性之间的差异会对上边提到的1/2谐波幅度产生直接的影响。实际上是由于该值的不连续，1/2谐波会转化成1/4谐波。 在这个特定的例子下，源端阻抗为40-55欧姆，除了脉冲稳定状态下的高电平像预期的一样变化，从波形的整体上看基本上没受太大影响。 看一下电容在两个不同位置时所有的差分阻抗，如图11所示，可以看出影响这些点的主要是电容的位置，不是驱动端的阻抗。 图11 在源端0.1inch处加电容（左图）；在源端3inch处加电容（左图） 如果将里边的电容都去掉，上边的仿真拓扑都是对称的，意味着在两端均有相同数量的不连续点，那么问题是如果拓扑不是均匀的会如何呢？比如在靠近一端处有个连接器，或者其他东西，为了验证这个问题，简单的将一端的过孔加倍。然后同时跑两个例子，第一个是有隔直电容的，到via4的距离为10inch，第二个的隔直电容到via4的距离为1inch。 从图12可以看出，这两个拓扑的结果从时域和频域都是不一样的。当隔直电容距离4pf的via（via4）更近时反射比较大。不要认为电容距离不连续性大的一侧就是最差的选择，可能不是，很难说这对每种情况都适用，仅仅取决于你的拓扑及不连续的类型及如何利用这些不连续点来放置电容。关键是尝试通过减小反射来放置电容，从信号角度来看不管接收还是发送都没有影响。 图12 阶跃响应（左图）；损耗（右图） 考虑到其他因素也是很重要的，比如可拆卸接口，热插拔，短路保护等等，都会影响放置电容的位置。但是从SI的角度看可以得出结论： 1. 电容的放置应当尽量降低传输线的不连续。可以想象，电容的不连续性越小，产生的反射越小。 2. 整体上电容应当离驱动端或者接收端较近，距离（Delay）最好小于1/2个UI的的长度，这样会有利于减小对眼图的影响，避免眼图裕量的减少。 3. 当电容的位置确定了，就不要再考虑拓扑的外观，跟哪端是驱动端没关系。 现在来看最开始的问题，确实我们可以说两种都是对的：电容在哪没关系（从时域角度来分析），但是当我们确定了拓扑后，就不再管驱动是在哪端了，只要靠近驱动或者发送端即可（频域）。
电流检测的应用 电路检测电路常用于：高压短路保护、电机控制、DC/DC换流器、系统功耗管理、二次电池的电流管理、蓄电池管理等电流检测等场景。 对于大部分应用，都是通过感测电阻两端的压降测量电流。 一般使用电流通过时的压降为数十mV～数百mV的电阻值，电流检测用低电阻器使用数Ω以下的较小电阻值；检测数十A的大电流时需要数mΩ的极小电阻值，因此，以小电阻值见长的金属板型和金属箔型低电阻器比较常用，而小电流是通过数百mΩ～数Ω的较大电阻值进行检测。 测量电流时， 通常会将电阻放在电路中的两个位置。第一个位置是放在电源与负载之间。这种测量方法称为高侧感测。通常放置感测电阻的第二个位置是放在负载和接地端之间。这种电流感测方法称为低侧电流感测。 两种测量方法各有利弊，低边电阻在接地通路中增加了不希望的额外阻抗；采用高侧电阻的电路必须承受相对较大的共模信号。低侧电流测量的优点之一是共模电压， 即测量输入端的平均电压接近于零。这样更便于设计应用电路， 也便于选择适合这种测量的器件。低侧电流感测电路测得的电压接近于地， 在处理非常高的电压时、 或者在电源电压可能易于出现尖峰或浪涌的应用中， 优先选择这种方法测量电流。由于低侧电流感测能够抗高压尖峰干扰， 并能监测高压系统中的电流。 电流检测电路 1、低侧检测 低侧电流感测的主要缺点是采用电源接地端和负载、系统接地端时，感测电阻两端的压降会有所不同。如果其他电路以电源接地端为基准，可能会出现问题。为最大限度地避免此问题，存在交互的所有电路均应以同一接地端为基准， 降低电流感测电阻值有助于尽量减小接地漂。 如上图，如果图中运放的 GND 引脚以 RSENSE 的正端为基准，那么其共模输入范围必须覆盖至零以下，也就是GND - (RSENSE × ILOAD)。Rsensor将地（GND）隔开了。 2、高侧检测 随着大量包含高精度放大器和精密匹配电阻的IC的推出，在高侧电流测量中使用差分放大器变得非常方便。高侧检测带动了电流检测IC 的发展，降低了由分立器件带来的参数变化、器件数目太多等问题，集成电路方便了我们使用。下图为一种高侧检测的 IC 方案： 检测电路连接方式 对电流通过电阻器时的压降进行检测，需要从电阻器的两端引出用于检测电压的图案。电压检测连接如下图(2)所示，建议从电阻器电极焊盘的内侧中心引出。这是因为电路基板的铜箔图案也具备微小的电阻值，需要避免铜箔图案的电阻值所造成的压降的影响。 如果按照下图(1)所示，从电极焊盘的侧面引出电压检测图案，检测对象将是低电阻器电阻值加上铜箔图案电阻值的压降，无法正确地检测电流。 PCB Layout参考：
一、分压式偏置放大电路 放大电路静态工作点不稳定的原因： （1）温度影响（2）电源电压波动（3）元件参数改变 什么是分压式偏置电路 分压式偏置电路是一种更为复杂的电路，它使用两个电阻器将电源电压分压，然后将分压后的电压加到放大器的基极上，这种电路的优点是稳定向好 ????查看更多目录???? 分压式电路组成 Rb1是上偏置电阻，Rb2是下偏置电阻 电源电压经Rb1、Rb2串联分压后为三极管提供基极电压VBQ Re起到稳定静态电流的作用，Ce是Re的交流信号旁路电容 电路分析 B点的电流方程为：I1=I2+Ibq 温度t升高—>ICQ增大—>IEQ增大—>VEQ增大—>VBEQ降低—>IB减小—>ICQ下降 估算静态工作点 二、多级放大电路 什么是多级放大电路 单级放大电路的电压放大倍数一般可以达到几十倍，然而，在许多场合，这样的放大倍数是不够用的，常需要把若干个单管放大电路串接起来，组成多级放大器，把信号经过多次放大，从而得到所需的放大倍数 多级放大器耦合 多级放大器中每个单管放大电路称为“级”，级与级之间的连接称为耦合 常用的耦合方式有以下三种：阻容耦合、变压器耦合、直接耦合 级间耦合必须满足以下两个 基本要求： （1）保证前级输出信号能顺利地传输到后级，并尽可能地减小功率损耗和波形失真 （2）耦合电路对前、后级放大电路的静态工作点没有影响 阻容耦合基本电路与放大倍数 变压器耦合多级放大电路 利用变压器初次级线圈之间具有“隔直流耦合交流”的作用，使各级放大器的工作点相互独立，而交流信号能顺利输送到下一级，就称为变压器耦合 利用变压器耦合可以实现阻抗匹配或阻抗变换 直接耦合多级放大电路 直接耦合放大器前后级之间没有隔直流的耦合电容或变压器，因此适用于放大直流信号或变化极其缓慢的交流信号 三、差动放大电路 什么是差分放大电路 差分放大电路又称为差动放大电路，当该电路的两个输入端的电压有差别时，输出电压才有变动，因此称为差动 差分放大电路是模拟集成运算放大器输入级所采用的的电路形式，差分放大电路是由对称的两个基本放大电路，通过射极公共电阻耦合构成的，对称的意思就是说两个三极管的特性都是一致的，电路参数一致，同时具有两个输入信号 差模信号、共模信号、 从一个系统的一对输入端看，若信号的极性相反（同样，电流的方向相反），这样的信号为差模信号若信号的极性相同（同样，电流的方向也相同），这样的信号称为共模信号差模又称串模，指的是两根线之间的信号差值；共模噪声又称对地噪声，指的是两根线分别对地的噪声所有的抗干扰措施都是针对共模噪声的 零点漂移 当放大电路输入信号为零时，由于受温度变化，电源电压不稳等因素的影响，使静态工作点发生变化，并被逐级放大和传输，导致电路输出端电压偏离原固定值而上下漂动的现象。它又被简称为：零漂主要原因： （1）温度变化（温漂） （2）电源波动 典型电路：差分放大电路 电路工作原理 在理想对称的情况下： 1.克服零点漂移； 2.零输入零输出； 3.抑制共模信号； 4.放大差模信号； 抑制共模信号 共模信号：数值相等、极性相同的输入信号 如 T(℃)↑→IC1↑IC2↑→UE↑→ IB1↓IB2↓→IC1↓IC2↓ 抑制了每只差分管集电极电流、电位的变化 放大差模信号 差模信号：数值相等，极性相反的输入信号 … KCMR 差分放大电路抑制共模信号及放大差模信号的能力，常用共模抑制比来衡量：放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比，称为共模抑制比 在实际应用信号源需要有“接地”点，以避免干扰； 或负载需要有“接地”点，以安全工作； 四、互补输出级 输出级的要求：带负载能力强、直流功耗小、最大不失真输出电压 什么是互补对称输出级 集成运放的输出级采用的是互补对称输出级，互补对称输出级一定是射极输出器，即：共集电极接法 T1为NPN管，T2为PNP管 要求：两只管子参数相同，特性对称 共集电极接法 提升带负载能力 基本电路组成与工作原理 (1)特征：T1、T2特性理想对称 (2)静态时T1、T2均截止，UB= UE=0，uo = 0v (3)动态分析ui正半周，电流通路为+VCC→T1→RL→地，uo=ui-0.7≈ui，uo = ui ui>0→T2截止，ui>0.7v→T1导通 ui<0→T1截止，ui<-0.7v→T2导通 T1,T2管子交替工作，两路电源交替供电，双向跟随 集成运放的组成 电路由输入级、中间级、输出级构成 输入级采用差动放大器，中间级由一般放大器构成，输出级多为功率输出器，偏置电路则由电流源组成 若将集成运放看成为一个“黑盒子”，则可等效为一个双端输入、单端输出的差分放大电路 交越失真 输入信号很小时，达不到三极管开启电压，三极管不导电 因此在正、负半轴交替过零处会出现一些非线性失真，这个失真称为交越失真非线性失真亦称波形失真、非线性畸变，表现为输出信号与输入信号不成线性关系 消除交越失真的方法：选择合适的静态工作点 消除交越失真 选择合适的Q点，减小动态损失，避开死区电压区，使每一晶体管处于微导通状态，一旦加入输入信号，使其马上进入线性工作区 静态时，有一个回路（蓝色），首先让两只二极管导通，那么可以通过调整R1R2来调整回路电流，使得两只二极管导通电压加起来（b1b2之间的电压）刚好是T1、T2开启电压，或者稍微大一些 动态时，D1、D2等效为两个很小的电阻，由于RL从输入回路看阻值为原来的（1+β)倍，D1、D2的阻 值可忽略不计（ui为负时，只会减小流过D1的电流，但由于它非常小，可以忽略不计） 准互补输出级 为保持输出管的良好对称性，输出管应为同类型晶体管（T2和T4） 这种输出管为同一类型管的电路称为准互补输出电路。常用作功率放大，也称OCL电路 总结 1、（1）三极管的放大条件是什么？ （2）三极管正常导通时硅管VBE和锗管VBE的导通电压分别时多是？ （3）三极管输出特性是反应那两个量之间的关系？ 2、（1）共发射极放大电路用于多级放大电路的那一级？ （2）共集电极放大电路电压放大倍数和电流放大各有什么特点？ （3）共基极放大电路主要用于那些场合？ 3、固定偏置放大电路中，出现饱和失真和截至失真的原因是什么？ 4、放大电路静态工作点不稳定的原因是什么？ 5、（1）多级放大电路一般由那几部分组成？ （2）多级放大器耦合方式有那几种？ 6、（1）什么是差模信号？ （2）零点漂移的原因是什么？ （3）差分放大器理想对称情况下有什么有点呢，比如克服零点漂移，还有那几个优点呢？ 题1 1.三极管这个厂放大信号：发射结应加正向电压，集电结应加反向电压 2.硅管VBE的导通电压约为0.7V，锗管VBE的导通电压约为0.3V 3.三极管输出特性反应了输入电压和输出电流之间的关系题2 1.共发射极放大电路用于多级放大电路的中间级 2.只有电流放大作用，无电压放大作用，输入电阻大，输出电阻小，常用作实现阻抗匹配或作为缓冲电路来使用，也可作为多级放大器的输出级 3.共基极放大电路主要用于高频放大器、高频振荡器、宽频带放大器题3 饱和失真的原因是输入信号过大，使得三极管处于饱和状态；截至失真的原因是输入信号过小，使得三极管处于截至状态题4 温度影响、电源电压波动、元件参数改变题5 1.输入级、中间级、输出级 2.阻容耦合、变压器耦合、和直接耦合题6 1.从一个系统的一对输入端看，若信号的极性相反（同样，电流的方向相反） 差模又称串模，指的是两根线之间的信号差值；而共模噪声又称对地噪声，指的是两根线分别对地的噪声；所有的抗干扰措施都是针对共模噪声的2.温度变化、电源被动 当放大电路输入信号为零时，由于受温度变化，电源电压不稳等因素的影响，使静态工作点发生变化，并被逐级放大和传输，导致电路输出端电压偏离固定值而上下漂动现象 3.克服零点漂移、抑制共模信号、放大差模信号、零输入零输出
文章目录 2.1.运放和比较器 2.2.差分放大 2.3.偏置电压 2.4.运放放大倍数的选择 2.5.运放选型 1.1.不同数量的采样电阻方案 1.2.采样电阻的位置 1.3.采样窗口问题 1.电流采样方案 2.运放电路 1.电流采样方案 1.1.不同数量的采样电阻方案 电流采样是FOC中基础且重要的一个步骤，只有电流采样准确了整个算法才能获得好的效果。电流采样是采集续流电流，也就是在三个下管导通的时候采样，采集中间时刻的电流，可以反映平均电流（用电感续流来理解，在电感续流的时候，中间时刻的电流就可以反应平均电流）。电流采样方式一般分为三电阻、双电阻、单电阻采样，其优缺点如下图所示。 1.2.采样电阻的位置 这里使用下采样电阻，也就是电流采样电阻放在下端，有两个好处：一是共模电压接近0V，信号处理相对比较容易。二是在一个PWM周期内采样电阻存在不通电的情况，这样可以降低采样电阻的功率。另外，母线上还有一个母线电阻，这个电阻有两个作用。一是用于单电阻采样；二是采集母线电流，实现过流保护。另外，存在将电阻串在相线上的情况，如下图所示。此时相比下电阻采样，采集的电流就不同了，因为电流始终是连续的，不存在采样窗口的问题。为了采集平均电流，可以采集三上桥臂导通的中间时刻的电流。但是这种方案运放的共模电压也高了，并且由于电流始终流过电阻，所以电阻的功率要比下电阻采样要高。 1.3.采样窗口问题 当下管的PWM占空比很小的时候，如下图所示的PWM3。由于ADC采样需要保持一定的时间，所以占空比很小的时候采集到的数据就可能不准。由KCL可知此时的三相电流的和为0，此时如果是三电阻采样方案，那么可以使用另外两相占空比大的算出第三相的电流。而如果是双电阻采样那么就没办法了，只能就这样使用，或者限制下管的最小占空比，这样才能保证采样的电流是准确的。对于单电阻采样来说，需要根据不同的开关组合得到对应的电流，而且需要在一个PWM周期内采样两次，依靠算法来重构三相电流，所以是最困难的一种方案。 2.运放电路 为了降低采样电阻的功耗，一般采样电阻的阻值都很小。那么其两端的压差也很小，如果直接输入单片机的ADC进行采集，那么单片机很难分辨出来。所以为了提高分辨率，需要对电压进行放大。此外，这么小的电压信号在放大之前也很容易受到干扰，所以对于PCB的布局布线有要求，需要尽量减小干扰。注意：采集到的电流信号不需要进行滤波处理，因为滤波会造成信号延迟。 2.1.运放和比较器 如下图所示，比较器的两个输入端接两个模拟信号，比较器的输出是一个数字信号，即高低电平。但是比较器内部是集电极开路或者漏极开路输出，所以需要在比较器的输出端接上拉电阻。比较器输出数字信号，他的跳边沿很陡。也就是说比较器的输出要么饱和，要么截止，而运放一般工作在放大区。所以按照输出特性曲线来说，比较器工作在下图的红圈处（注意下面的红圈也可以认为是负饱和区，只不过一般运放的负端接GND，那么就是0V，也认为是截止）。而运放工作在虚线内的放大区。为了让比较器的输出沿更陡，一般接一个正反馈。而运放工作在线性区。为了让运放不饱和，一般会接一个负反馈，抑制运放的饱和，让他工作在线性区。此外，运放接入正反馈，也可以当做比较器来使用。 2.2.差分放大 所谓差分就是对两个信号求差，差分放大就是对两个信号的差值进行放大。其实这里根据采样电路就决定了使用的就是差分，因为需要计算的是采样电阻两端的压差，也就是电位差，这就是差分。差分放大的好处是可以消除共模干扰，所谓共模就是信号对地来说，共模干扰就是信号相对于地这个参考点来说的干扰。如下图所示，如果Ia+和Ia-都存在对地的干扰，那么信号作差之后共模干扰就会减小，这样运放输出的信号就更加准确。差分接法虽然可以减小共模干扰的影响，但是也存在差模干扰。所谓差模干扰，就是两根信号线之间的干扰。这是因为两个信号线之间的环路有磁场的变化，这样就会引入干扰。所以差模干扰跟信号走线也有关系，如果两根信号线之间的环路比较大的话，空间就会大，这样磁场变化引起的干扰也就会越大。因此差分接法走线的时候也尽量要走差分线，这样可以把环路空间减小，起到抑制差模干扰的作用。如下图所示，上面的走线围城的面积空间大，环路大，这样信号线上有电流流过时，就会产生空间磁场，就会有磁耦合产生干扰。而下面的走线形式环路小，空间小，这样产生的干扰就小，下面这种形式的走线就是差分走线。实际的PCB中，差分走线的间距放一倍的线宽就行，一般是0.3mm。并且走线必须要同一层，不在同一层的话需要打孔，打孔的话就会产生寄生电容，这样就会对信号产生影响，所以走线最好在同一层。 2.3.偏置电压 由于采样电阻上的电流可以从下往上流，也可以从上往下流，也就是两端的电压可正可负，那么输入运放的差分电压就是正负电压。如果运放是正负电源供电，那么此时运放可以输出放大的正负电压，但是单片机没法检测负压信号，所以运放只能单电源供电。如果运放是单电源供电，那么又无法输出负压，所以需要对负压进行处理，也就是对负压进行电压抬升，如下图所示。这个抬升电压也很简单，根据波形对称，再考虑单片机的AD采样电压为3.3V，所以选择3.3V的一半。 2.4.运放放大倍数的选择 为了提高分辨率，让运放的输出越接近3.3V越好，留一点余量一般考虑输出3V即可。这里的运放输出3V，指的是采样电阻流过电机的额定电流时运放的输出。所以这里也能看出来，如果电机的工况能够确定，这里的运放放大倍数也能确定。也就是如果选了个大电机，而工况都是小负载电流很小，那么按照电机额定电流设计的电路板的分辨率就会低，控制效果不好。这也解释了为什么ODrive在云台电机这种小电流的电机上没有进行电流采样，因为它是针对大电流设计的，小电流的时候分辨率太低了。对于以下电阻的取值，需要根据放大倍数来选择。反馈电阻一般不建议大于100K，因为根据大量测试大于100K的话容易引入噪音，也就是干扰。最后根据运放的虚短和虚断就可以求得运放的输出和输入之间的关系。在匹配好放大倍数的前提下，这里的2K电阻考虑到了一定的限流作用，而且功耗会低一些。其他没有很多的考虑，这里选择1K的电阻，然后和反馈电阻匹配好放大倍数也可以。此外，有的时候会在运放的两个输入端接入一个pF级别的电容，用于滤除差分干扰。但是只要能够控制这个差分回路，可以不用接这个电容，接了这个电容可能会对信号造成延迟。所以即使加，也是加入一个很小的电容，pF级别。运放的输出到单片机的ADC引脚之间有一个电阻R97，这个电阻一般取值为几十欧姆，要考虑ADC内部的采样保持电容的充电时间。这个电阻是充电阻抗，可以破坏走线寄生参数带来的震荡。因为走线上存在寄生参数，很容易满足震荡条件，加了电阻的话可以破坏震荡条件。（？） 2.5.运放选型 运放选型一般从供电电压、带宽、速度（压摆率）等角度考虑。供电电压一般参考单片机的电压来选择， 比如3.3V的单片机就选择3.3V供电的运放。带宽就是在这个频率范围内，放大的信号不出现衰减或失真，一般经验值选择5-20M。压摆率表示运放的输出速度，也就是输出电压的变化率，一般选择在5-10V/us。此外， 采样电阻上的信号的频率并不等于载波频率，而是跟转速有关系，也就是一个电周期的频率大小。电流采样的运放不一定要选择高速运放，一般来说压摆率选择5V/us也足够使用。
1 什么是运算放大器 运算放大器(运放)用于调节和放大模拟信号，运放是一个内含多级放大电路的集成器件，如图所示： 左图为同相位，Vn端接地或稳定的电平，Vp端电平上升，则输出端Vo电平上升，Vp端电平下降，则输出端Vo电平下降；右图为反相位，Vp端接地或稳定的电平，Vn端电平上升，则输出端Vo电平下降，Vn端电平下降，则输出端Vo电平上升 2 运算放大器的性质 理想运算放大器具备以下性质： 无限大的输入阻抗： 理想的运算放大器输入端不容许任何电流流入，即输入信号V+与V-两端点的电流信号恒为零，即输入阻抗无限大 趋近于零的输出阻抗： 理想运算放大器的输出端是一个完美的电压源，无论流至放大器负载的电流如何变化，放大器的输出电压恒为一定值，即输出阻抗为零 无限大的开回路增益： 理想运算放大器的开回路的状态下，输入端的差动信号有无限大的电压增益，这个特性使得运算放大器十分适合在实际应用时加上负反馈组态 无限大的共模抑制比： 理想运算放大器只能对V+与V-两端点电压的差值(差分信号)有反应，即只放大V + − V − 的部份。对于两输入信号的相同的部分(共模信号)将完全忽略不计 共模信号：双端输入时，两个信号相同。差模信号：双端输入时，两个信号的相位相差180度 集成运算放大器有两种工作状态： 线性状态和非线性状态，当给集成运算放大器加上负反馈电路时，工作在线性状态，如果给集成运算放大器加正反馈电路或当其在开环工作时，工作在非线性状态 工作在线性状态的集成运算放大器有以下特点： 具有虚断特性及流入和流出输入端的电流都为0，I-=I+=0A 具有虚短的特性及两个输入端的电压相等，U+=U- 虚短和虚断 虚短： 集成运算放大器的开环放大倍数很大，一般通用型的运算放大器的开环电压放大倍数都在80dB以上，但是运放的输出电压是有限制的，一般 在10V～14V，然而运放的差模输入电压不足1 mV，因此可以输入两端可以近似等电位，就相当于短路。开环电压放大倍数越大，两输入端的电位越接近相等，这种特性称之为虚短 虚断： 集成运算放大器具有输入高阻抗的特性，一般同向输入端和反向输入端的输入电阻都在1MΩ以上，所以输入端流入运放的电流往往小于1uA，远小于输入端外电路的电流。所以这里通常可把运放的两输入端视为开路，并且运放的输入电阻越大，同向和反向输入两端越接近开路。在运放处于线性状态时，根据这个特性可以把两输入端视为等效开路，简称虚断 工作在非线性状态的集成运算放大器具有以下特点： 当同相输入端电压大于反向输入端电压时，输出电压为高电平 当同相输入端电压小于反向输入端电压时，输出电压为低电平 3 运算放大器的分类 运算放大器按参数可分类为如图所示： 通用型运算放大器： 价格低廉，其性能指标适合于一般应用场景，常用型号LM358、LM324 低温漂型运算放大器： 在精密仪器、弱信号检测等自动控制仪表中，失调电压要小且不随温度的变化而变化，常用型号OP07、AD508 高精度运算放大器： 受温度影响小，噪声低，灵敏度高，适合微小信号放大，常用型号CF725M 高阻型运算放大器： 差模输入阻抗非常高，输入偏置电流非常小，一般Rid＞1GΩ~1TΩ，Ib为几皮安到几十皮安，常用型号LF355、CA3130 高速型运算放大器： 具有高的转换速率和宽的频率响应，用于快速A/D和D/A转换器，常用型号LM318、AD8052 低功耗型运算放大器： 低电源电压供电、低功率消耗，常用型号LM321、AD849 高压大功率型运算放大器： 运放的输出电压受供电电源的限制，普通运放若要提高输出电压或增大输出电流，需要加辅助电路。高压大功率运放外部不需要任何电流，即可输出高电压和大电流，常用型号PA44、A791 可编程控制运算放大器： 放大倍数可变，常用型号PGA103A、LTC6910 4 运算放大器的参数 共模输入电阻： 表示运算放大器工作在线性区时，输入共模电压范围与该范围内偏置电流的变化量之比 直流共模抑制： 用于衡量运算放大器对作用在两个输入端的相同直流信号的抑制能力 交流共模抑制： 用于衡量运算放大器对作用在两个输入端的相同交流信号的抑制能力 增益带宽积： 是个常量，定义在开环增益随频率变化的特性曲线中以(-20dB/10倍频程)滚降的区域 输入偏置电流： 指运算放大器工作在线性区时流入输入端的平均电流 偏置电流温漂： 输入偏置电流在温度变化时产生的变化量 输入失调电流： 流入两个输入端的电流之差 输入失调电流温漂： 输入失调电流在温度变化时产生的变化量 差模输入电阻： 输入电压的变化量与相应的输入电流变化量之比，电压的变化导致电流的变化 输出阻抗： 运算放大器工作在线性区时，输出端的内部等效小信号阻抗 输出电压摆幅： 输出信号不发生钳位的条件下能够达到的最大电压摆幅的峰值 功耗： 在给定电源电压下所消耗的静态功耗 电源抑制比： 衡量电源电压变化时运算放大器保持其输出不变的能力 转换速率： 输出电压的变化量与发生变化所需要时间之比的最大值 电源电流： 指定电源电压下器件消耗的静态电流 单位增益带宽： 开环增益大于1时运算放大器的最大工作频率 输入失调电压： 表示使输出电压为零时需要在输入端作用的电压差 输入失调电压温漂： 指温度变化引起的输入失调电压的变化 输入电容： 表示运算放大器工作在线性区时任何一个输入端的等效电容 输入电压范围： 运算放大器正常工作时，允许输入电压的范围 输入电压噪声密度： 可以看作是连接到任意一个输入端的串联噪声电压源 输入电流噪声密度： 可以看作是两个噪声电流源，连接到每个输入端和公共端 5 运算放大器的应用 反相放大电路如图所示： 反相放大电路输入输出电压关系： 同相放大电路如图所示： 同相放大电路输入输出电压关系： 加法电路如图所示： 加法电路输入输出电压关系： 减法电路如图所示： 减法电路输入输出电压关系： 积分电路如图所示： 积分电路输入输出电压关系： 微分电路如图所示： 微分电路输入输出电压关系： 差分放大电路如图所示： 差分放大电路输入输出电压关系： 电压跟随器如图所示： 电磁采样放大电路如图所示：
扫码关注面包板社区
