今天简单写一下MIPI的布局走线注意事项吧！记录一下！毕竟MIPI在高速领域使用还是比较多的。（1）为了能顺利通过EMC标准认证，一般来说MIPI建议走内存，并且能保证MIPI所有的走线都能有一个完整的参考面，不被其他参考面或者信号线给分割。（2）如果实在只能走表面，要注意MIPI整组信号线要做好包地处理，差分对之间的间距最少15mil。而包地线也要保证间隔200mil打一个地过孔。（3）连接座的AVDD/DOVDD/DVDD等电源管脚的去耦电容，一定要靠近连接座放置，一般都是放置在底层，同时需要保证足够多的电源过孔和铜皮的面积满足电气要求。（4）阻抗必须满足100Ω，而且误差不能大于±10%。禁止走直角线。（5）满足3W间距原则，如果实在无法满足3W的间距，至少也要满足2W的间距，且要远离其他高频信号线（如其他的时钟线，数据线等）。（6）CLK时钟线如果空间允许，最好能单独包地处理，地线每间距300mil打一个地过孔。（7）MIPI尽量少打孔，如果一定要打，最好成对打并加入地过孔。（8）蛇形等长也必须要做3W原则，至少2W。差分对内的误差尽量做到小于10mil，数据线与差分对之间的误差保证小于36mil。
本文整理了杨建国模电第四季课程的第八讲、负载电流检测课程中的绝大部分内容，包括高低侧检测方法的对比，以及低侧检测的两点注意事项，电阻自发热和ESR。高侧检测重点整理了AD629相对AD628的优点，以及它的一倍差分增益由来。
俗话说，运算放大器就是模电的终极目标。运算放大器（Operational Amplifier）是一种能够实现电信号（电压 / 电流 / 功率）放大的器件。不仅仅如此，它还可以作为缓冲器、滤波器、各种运算功能（积分、微分、乘法、对数）等。 运放拥有一对差分输入端（同相 u+ 与反相 u− 电压输入），一个单端输出端 uo，一对供电引脚 V+ 和 V−（大多数时候不画出）。它通过同相 u+ 和反相 u− 电压进行输入，在内部进行比较运算，并通过输出端 uo 放大输出。输出端 uo 输出阻抗为 0，流出的电流由正电源端子 V+ 提供，流入的电流由负电源端子 V− 提供。 当运算放大器工作在 线性区域 的时候，满足关系： uo=Auo(u+−u−) 其中，Auo 称为运算放大器的 开环电压增益（u 代表电压，o 代表 open），一般无穷大。 运放的工作状态 集成运放的电压传输特性如下图所示： 图中分为线性区和非线性区： 工作在线性放大区：斜线的斜率为开环电压增益。 工作在非线性区：即饱和状态，在图中是左右两端的水平线，输出电压为 −Uom（负电源端子 V− 的电压），或 +Uom（等同于正电源端子 V+ 的电压）。 运放的供电 运放的供电方式一般分 单电源 或 双电源。单电源下，V+ 接正电压，V− 接地。双电源一般指 V+ 接正电压，V− 接负电压。不同的供电方式带来了不同的频率性能和输入输出的范围。 除此之外，运放可以工作在正负电源（V+/V−）不对称的情况下（比如 V+ 为 5V，V− 为 -3V），它并不需要知道地的位置，但依然可以正常工作。 运放的轨至轨，指的是输出的电压能达到电源电压。比如，如果是一个非轨对轨的运放，假如供电为 0~5V，输出有可能只能达到 0.7~4.3V，而轨对轨输出则可以 0~5V。 运放的虚短与虚断 虚短 虚短是从电压的角度看的，在负反馈的条件下，正负两个输入端电压基本保持相等，近似于短路（但并不是真正短路），称为虚短。 参考负反馈的电路，可以看到，如果同相输入端电压略高于反相输入端，则负反馈电路会拉高反相输入端电压，直到与同相输入端电压相当；反之，如果同相输入端电压略低于反相输入端，则反相输入端电压也会跟随到此时同相输入端的电压。 虚断 虚断是从电流的角度看的，运放两个输入端输入阻抗很大，流入的的电流只有微安级别，近似为无电流流入也就是断路，称为虚断。 注：运放两个输入端输入阻抗很大，是对于一般情况而言。也有特例，比如电流反馈运放。 常用运放电路 因为运放的开环电压增益无穷大，所以需要通过特殊的电路结构来实现合适的放大效果。 电压跟随器 电压跟随器（也称 Buffer）用于高阻抗信号源和低阻性负载之间的缓冲。 同相放大器 同相放大器输出与输入是同相的，可将信号同相放大。 效果：通过调节 RG 与 RF 的阻值，使 VOUT 与 VIN 呈正比放大的关系。 原理： 因为虚短，所以 V−=VIN 因为续断，所以 V− 端输入电流可忽略不计，所以 IRG=IRF，根据欧姆定律，0–V−RG=V−−VOUTRF，得出 VOUT=VIN(RFRG+1)。 反相放大器 反相放大器输出与输入是反相的，可将信号放大并反转输出。 电压减法器 / 差动放大器 电压减法器 / 差动放大器可放大两个电压之差，抑制共模电压。 电压加法器 电压加法器用于多个电压求和。 低通滤波器 / 积分器 低通滤波器 / 积分器用于对信号的低通滤波，限制信号带宽。 高通滤波器 / 微分器 高通滤波器 / 微分器用于隔离直流信号、放大交流信号。 差分放大器 差分放大器用于从差分或单端信号源驱动差分输入 ADC。 仪表放大器 仪表放大器用于放大低电平差分信号，抑制共模信号。其中，VIN 为两个输入端之间的电压差值 运放的参数 开环电压增益 开环电压增益 Auo 表示运放工作在线性放大区下的放大倍数，用 dB 表示。 失调 / 偏移电压 失调电压 VOS（Input Offset Voltage）有时候也称输入偏置电压。指的是运放输入端为 0V 的条件下，理想运放输出应为零，但实际运放输出不为零，则实际输出电压除以增益得到的等效输入电压称为失调电压。失调电压实际上反映了运放内部的对称性。 失调电压的影响因素有温度（对应失调电压的温漂）、电源波动（对应电源抑制比）。失调电压是直流偏置，会叠加在输出上，如果输出为交流信号，只需考虑叠加后是否会超过供电电压导致信号失真。 我们知道，同相放大器的放大公式是 VOUT=VIN(RFRG+1)，如果考虑失调电压的影响，那么输出为 VOUT=(VIN+VOS)(RFRG+1)。 失调电压温漂 失调电压温漂 TCVOS 表示输入失调电压变化量与温度变化量的比值（芯片工作温度范围内）。 失调电压温漂会导致失调电压发生变化，影响运放输出。 输入失调电流 失调电流 IOS 指当运放输出为零时，两个输入端流入 / 流出直流电流的差值。失调电流受制造工艺的影响。 IOS=IB++IB− 输入偏置电流 偏置电流 IB 指当运放输出为零时，两个输入端流入 / 流出直流电流的均值。 IB=IB++IB−2 偏置电流受制造工艺的影响，双极型工艺输入偏置电流在 10nA~1μA 之间；场效应管工艺输入偏置电流一般低于 1nA。 可通过在同相端增加匹配电阻，消除误差。 增益带宽积 增益带宽积 GBW（Gain–bandwidth product，GBWP/GBW/GBP/GB）指在某频率（一般为运放增益衰减 -3dB）下开环电压增益与测量频率（带宽）的乘积。 GBW=Auo∗BW 增益带宽积受运放内结电容的频率响应特性影响。在设计中如果发现高频信号增益大小受限，则必须选用 GBP 参数较大的运放。 共模抑制比 共模抑制比 CMRR（Common Mode Rejection Ratio，CMRR）指的是共模电压范围（CMVR）与此范围内的输入失调电压（ΔVOOS）变化的比值，结果用 dB 表示。 CMRR=20log(CMVRVOOS) 共模抑制比受电路对称性（失调电流等参数）、线性工作范围的影响。此参数是为了表示差分放大电路抑制共模信号、放大差模信号的能力。共模抑制比高，意味着可以更加抑制共模输入的干扰信号，提高信噪比。 转换速度 转换速度 SR（Slew Rate，SR）也称压摆率。表示在大信号条件下，输出电压变化的最大速率。 SR=2πfVpk 其中，f 为最大频率（一般为带宽），Vpk 是放大输出信号的最大峰峰值。 转换速度用于评价运放对信号变化速度的适应能力，是衡量运放在大幅度信号作用时工作速度的参数。当输入信号变化斜率的绝对值小于 SR 时，输出电压才按线性规律变化。 其他参数 共模电压范围 CMVR：也称为输入电压范围，如果两个输入端输入电压超出此范围，输出将发生削波或过大非线性现象。 全功率带宽：指在单位增益下测得的最大频率，在此频率下可以得到一个正弦信号的额定输出电压，且压摆率不会导致信号失真。 工作电源电压范围：运放正常工作时，能施加的电源电压范围。 电源抑制比 PSRR：电源电压的变化与输入失调电压的变化之比，结果用 dB 表示。 建立时间：施加一个阶跃输入后，放大器建立至某一预定的精度水平或输出电压百分比所需的时间。 电源电流：放大器空载工作时电源电压需提供的电流。 根据参数选型 根据参数挑选运放，大致有以下步骤： 判断输入信号类型：直流需注意失调电流、失调电压；差分输入需判断是否选择仪表放大器；高频交流信号需注意增益带宽积 GBW 和转换速度 SR。 判断精度要求：需要考虑失调电压、偏置电流、失调电流、共模抑制比对精度影响，判断是否选用高阻运放或精密运放。 判断环境条件：需要注意运放的温度量程，注意温漂，注意电源纹波抑制比 PSRR 的影响。 判断其他要求：通道数、单 / 双电源供电（轨对轨信号失真小，可满幅值输出）、功率大小（高压 / 大电流情况下）。 根据用途选型 按照用途，运放大致分为： 通用运放：对各类要求均不高的器件，注重通用与性价比。 音频运放：超低噪声（高保真）、低功耗（高续航）。 高速运放（GBW≥50MHz）：低功耗、低噪声 SNR。 功率运放：高电压、大电流。 精密运放（Vos<1mV）：低失调电压，或低温漂、低噪声、低功耗、宽带宽。
在写运放的基本电路之前，首先说明一点，运放的“虚短”和“虚断”适用于深度负反馈的场合，这一点非常重要。 运放的“虚短”和“虚断”不可通过单个运放的同向端和反向端来判断，必须要看整个电路结构。 一.基本电路 1.反向放大 根据“虚短”和“虚断”的原理进行分析： （Vin-V-）/R2=（V--Vout)/R3;V-=0V;得到Vout=-R3/R2; 2.同相放大 根据“虚短”和“虚断”的原理进行分析： (0-Vin)/R2=(Vin-Vout)/R3;得到：Vout=(1+R3/R2)*Vin 3.加法电路 根据“虚短”和“虚断”的原理进行分析： (V1-0)/R1+(V2-0)/R2=(0-Vout)/R3; 得到：Vout/R3=-(V1/R1+V2/R2) 在R1=R2=R3的情况下：Vout=V1+V2； 4.积分电路 根据“虚短”和“虚断”的原理进行分析： 0-Vout=C1fidt; i=Vin/R2则Vout=-C1/R2*fVindt;f为积分符号 5.微分电路 根据“虚短”和“虚断”的原理进行分析： C1*dVin/dt=-Vout/R2;则Vout=-R2*C1*dVin/dt; 6.差分电路 根据“虚短”和“虚断”的原理进行分析： 该放大电路的传递函数为： Vout=（R4/(R3+R4)）*（(R1+R2)/R1）*V1-R2/R1*V2; 若R1=R3；R2=R4;则上式可以简化为： Vout=(R2/R1)(V1-V2) 7.检测仪表0-20mA的采样电路 很多控制器接收0-20mA或者4-20mA的电流，电路将此电流信号转换为电压信号，再送到ADC转换为数字信号，上图就是一个典型的这样电路，如果4-20mA的电流通过R1，则会在R1上产生0.4-2V的电压差，由运放“虚断”的特性可知，运放输入端没有电流流过，则流过R2与R3的电流相等；流过R4与R5的电流相等，故有： （V2-Vy）/R4=Vy/R5； （V1-Vx）/R2=（Vx-Vout）/R3； Vx=Vy； V1-V2=0.4——2V； 最后得到Vout=(0.88-4.4)V; 8.将电压转化为电流电路 运放可以将电流信号转换为电压信号，也可以将电压信号转换为电流信号，上图的负反馈没有通过电阻直接反馈，而是串联了三极管Q1的发射极反馈的。 根据“虚短”和“虚断”的原理，则有： （Vi-V1）/R1=（V1-V4）/R8; V2/R3=（V3-V2）/R5； V1=V2； 如果R1=R8；R3=R5；则由以上三式可得到： V3-V4=Vi； 则通过RL的电流为Vi/R6;如果负载小于100K，则通过RL与R6 的电流一样大。
关注回复“加群”，加入硬件电子学习交流群。本期的电路图来自ZLinear的开源数据采集板卡DL8884_RFN，是一个比较常见的电压偏置采集法（电路图已取得作者授权发文）。
PCB布线工作对于很多工程师来讲就是连连看，而且还是一项非常枯燥乏味的工作。这其实只是一个初级的认知，一位优秀的PCB设计工程师还是能做很多工作并能解决很多产品设计中的问题的。本文结合一些大厂的设计规则以及部分的技术文章，将分享一些PCB设计中布线的要点，仅供参考。 1、通用做法 在进行PCB 设计时，为了使高频、高速、模拟电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑： （1）合理选择层数；在 PCB 设计中对高频、高速电路板布线时，利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，能有效降低寄生电感；还可以降低信号间的交叉干扰。 （2）走线方式；走线按照 45°角拐弯或圆弧拐弯，这样可以减小高频、高速信号的反射和相互之间的耦合。 （3）走线长度；没有特殊要求的情况下，走线长度越短越好（有损耗要求的要根据实际情况而定）；相邻布线时，线与线之间并行距离越短越好。 （4）过孔设计以及数量；过孔设计时，要注意尽量使过孔的阻抗与传输线的阻抗相互一致或者尽量一致；同时。过孔数量越少越好，因为过孔很容易引起阻抗不连续。 （5）相邻层间布线方向；层间布线方向应该取垂直方向，就是上一层为水平方向，相邻的层为垂直方向，这样可以减小信号间的干扰。 （6）包地；很多时候，工程师都认为对重要的信号线进行包地处理，可以显著提高该信号的抗干扰 能力，但是一定要注意避免包地引入新的问题，比如是否导致空间变小，或者阻抗发生了变化。当然，还可以对干扰源进行包地处理，使其不能干扰其它信号。高速PCB设计时，保护地线要还是不要，这是个问题？ （7）信号线；信号走线不能环路，减少环路引入噪声。 2、布线优先次序 关键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线 密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线 最密集的区域开始布线 注意点： a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。 b、电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。 c、有阻抗控制要求的网络应尽量按线长线宽要求布线。 3、时钟的布线 时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线平行走线，且应远离噪声源或者热源，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。 如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。 (1)时钟驱动器布局在PCB中心而非电路板外围，布局尽量靠近，走线圆滑、短，非直角、非T形。 (2)避免时钟之间、与信号之间的干扰，避免几种信号平行布线，必要时采用GND屏蔽层包裹隔离，不同时钟或信号之间间距尽量远。 (3) 时钟信号尽量不采用跨界分割平面。 (4) 如果是差分时钟线，一定要注意等长。 (5)时钟晶振: 时钟线先经过负载电容，再到达晶振，周围打孔，GND屏蔽. (6) 同源时钟: 时钟线的并联匹配电阻靠近负载芯片，串联电阻靠近时钟芯片或者CPU。 4、直角走线 直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。 其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响主要体现在三个方面： 一是拐角可以等效为传输线上的容性负载，减缓上升时间； 二是阻抗不连续会造成信号的反射； 三是直角尖端产生的EMI。 5、差分走线 差分信号在高速电路设计中的应用越来越广泛，电路中绝大多数的信号都采用了差分线结构。 使用差分线是为了抗干扰，从两个角度可以说明它的优点。 第一， 在相同电平幅度的信号中，差分线的峰峰值是单端线的两倍。 第二， 在相同的电路环境中，由于单端走线参考的是地平面，对于外界的干扰，受到的影响和地平面上受到的同一干扰表现差异很大，导致它在走线上的干扰和回流路径中的干扰无法相互抵消（单端走线电压基准为地平面）；而差分线由于是平行等长走线，在相同的电路环境中，两条走线的耦合度很高，在受到同一干扰源时，两天线上的干扰程度接近，而差分线电压基准点为对应的另外一条走线，而不是地平面，对于共模干扰有较好的抑制能力。 差分线想要更高的抗干扰能力，来获得低的误码率，提升传输速率，但他需要比单端线对一条额外的线作为信号的回流线。所以，只有在追求更高的传输速率或者更强的抗干扰能力的设计中才会不惜增加传输线的数量来保证传输的速率和更强的抗干扰能力。 对于PCB工程师来说，在设计差分传输线的时候就要做好差分对内的等长以及阻抗的一致性（等间距）。 等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。至于平常大家所说的紧耦合还是松耦合，要视情况而定。差分对紧耦合真的比松耦合好吗？ 6、蛇形线 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节传输线延时，尤其是为了满足传输线的对内或者对间等长，或者是为了满足系统时序的要求而针对性的设计。 7、电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电源、地线的布线要认真对待，把电源、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 地线和电源线的PCB布线规则如下： 1、在电源、地线之间加上去耦电容。 2、尽量加宽电源线、地线宽度，最好使地线比电源线宽。 3、在高速数字电路的PCB中使用宽的地线组成一个回路，最好有一个完整的地平面来参考。模拟电路的地不能这样使用。 4、用大面积铜层作地线，在印制板上把没被用上的地方都与地相连接作为地线用，或是做成多层板，电源和地线各占用一层。 5、对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。 地线回路规则： 地线环路尽量小，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰的噪声也越小。 去耦电容规则： A. 在PCB上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。 B. 在PCB设计中，一般应该使电流先经过滤波电容滤波，再供器件使用。 C. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。 8、数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的，它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 9、信号线布在电源或者地平面上 在多层PCB布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电源和地平面层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地平面的完整性。 10、设计规则检查（DRC） 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面： （1）线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 （2）电源线和地线的宽度是否合适？电源与地平面之间是否紧耦合？ （3）对于关键的信号线是否采取了最佳措施，如长度、加保护线、发送（TX）线及接收（RX）线的距离（有的要求分层布线）等等。 （4）模拟电路和数字电路部分，是否有各自独立的地线或者其如何连接。 （5）在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 （6）多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。 11、检查3W、3H原则 3W原则就是指信号线与信号线之间的中心间距为线宽的3倍。 3H原则就是指信号线与信号线之间的中心间距为信号线到参考层距离的3倍。 无论是3W还是3H原则，都是为了减少信号线之间的串扰。尤其是高速信号线或者高频信号线之间。只要能满足3H或者3W的原则，那么串扰就会非常小。但是，对于小型化产品设计而言，已经很难满足3W或者3H原则。另外，串扰的主要来源已经不再只是传输线之间的影响。
扫码关注面包板社区
