PCB板_PCB线路板设计_PCB资源-第139页-面包板社区

 

PCB

首页 PCB

用户439964 2015-8-20 00:05: 1.pads layout 如何建立part; 双击管脚组，即可统一修改管脚组为 “门A” pads怎么精确定位元件当你的元件处于移动状态时，输入命令“s X Y”，然后回车，再按空格键 ...; 968 20 0 20

pads

吴川斌 2015-8-18 23:42: Cadence OrCAD 与 Allegro PCB Editor 大交互设计; Cadence OrCAD 与 Allegro PCB Editor 大交互设计，什么是大交互？因为之前写过一篇OrCAD与Allegro PCB Editor交互布局的文章（ OrCAD Capture CIS与Allegro交 ...; 2484 16 1 17

allegro

吴川斌 2015-8-18 23:31: Cadence Allegro PCB Editor 如何导出封装库复用现有PCB板上的封装库将偷懒进行到底; Cadence Allegro PCB Editor 的拿来主义，这回我们谈谈关于Allegro封装库的复用，对，就是别人已经画好的板子，量产过的，并且封装无误的板子，我们可以将封 ...; 2447 18 0 18

pcb allegro cadence editor 库复用

吴川斌 2015-8-13 21:38: 如何用好 SoC 来加速智能硬件的开发; 智能硬件、可穿戴设备现在成为了网上热词，各大传统电子行业厂商都纷纷转身，开始抢占这个行业的风口。如何快速的将idea转换成产品，快速抢占市场，或尽早的出 ...; 1048 17 0 17

蓝牙物联网 soc

吴川斌 2015-8-13 21:24: 看了毁你三观的PCB设计理论高速PCB外层还要不要覆铜了; 我们经常在教科书上或者IC原厂的PCB设计指南里看到，在layout的最后，我们应当对PCB的外层进行铺铜处理，即用良好接地的铜箔铺满PCB空白区域。在PCB外层 ...; 3566 20 5 25

pcb设计技巧

用户1739951 2015-8-11 15:38: 【有趣的小测试】测一测PCB Layout，该自己设计还是外包？; 在EDN美国网站上发现一个有趣的小测试，简单翻译一下，给伙伴们自测用。快来测一测：PCB Layout，自己设计还是外包这里有来自Ohio PCB desi ...; 3551 25 2 27

pcb pcb设计 layout

吴川斌 2015-8-8 23:38: Windows 10 下快速启动Cadence SPB OrCAD Allegro; Windows 10 于 2015年7月29日发布了正式版，很多攻城狮纷纷尝鲜用上了Windows 10，并且 Windows 10 也能完美兼容 Cadence SPB OrCAD Allegro。 Windows 10 带 ...; 1650 14 0 14

allegro

吴川斌 2015-8-8 23:35: cadence allegro如何快速隐藏电源/地网络飞线(鼠线)–allegro小技巧; Cadence Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼 ...; 7306 15 0 15

allegro

吴川斌 2015-8-8 23:11: 完美用上Win 10 正式版 Cadence 17.0 也妥妥的; 之前安装的是Windows 10 的预览版，今早收到更新消息，果断下载，安装，耗时还是比较长的。完美运行，提示已激活，没有问我要Key，真的是要学苹果连操作系统都 ...; 1168 20 0 20

allegro

吴川斌 2015-8-8 23:09: Hello! Cadence PCB 设计–第一章 Cadence SPB 概述; 什么是 Cadence SPB, 它能做什么 Cadence SPB 是 Cadence Design Systems Inc 旗下用于PCB板级设计的EDA软件。Cadence Design Systems Inc，是EDA行业全球领 ...; 3688 17 0 17

allegro cadence orcad

shenzhenghao1984_379129130 2015-8-5 21:51: 资深老工程师分享：利用PSpice仿真数字滤波器的快速简单方法; PSpice 已经成为模拟电路仿真使用的行业标准工具。模拟电路具有真实的物理实现，可以用它们的原理示意图进行仿真，其频率响应是电路时间常数的结果。与之相反的 ...; 1215 19 0 19

数字滤波器 PSpice

用户1460054 2015-8-4 14:07: Allegro 卡顿问题解决; 用CADENCE的Allegro进行Layout设计，遇到多次卡顿的现象了。具体现象是这样的，在进行一些个人认为没有问题的操作时，不知道从哪一步开始软件运行十分卡 ...; 3722 13 0 13

flyglory 2015-8-4 13:49: 【博客大赛】 AD技巧之通过Excel快速制作原理图库; 当制作引脚数比较多的器件的原理图封装时，可以使用AD提供的“smart grid insert”功能快速制作原理图封装库。一直寻找这种方法，今天终于被我找到了 1. ...; 3361 21 3 24

博客大赛快速制作原理图库

吴川斌 2015-8-3 22:46: Hello! Cadence PCB 设计–大白写给小白的Cadence PCB设计踹门文章; Hello! Cadence PCB 设计，这是大白写给小白的Cadence PCB设计软件踹门系列文章。小白与Cadence PCB设计软件第一次亲密接触，如何 Say Hello。这是本文的出发点 ...; 1798 18 1 19

pcb教程

吴川斌 2015-8-3 22:41: 高速电路外层GND碎铜的处理–pcb设计老wu爱举栗; 许多公司在PCB设计中会要求在PCB的每个层面都要灌铜填充，以使得所有的层数都具有类似的铜箔填充率，以避免在高温回流焊时，由于温度产生的应力不均衡，使得PCB ...; 1590 13 0 13

pcb

1 ... 135 136 137 138139140 141 142 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条