FPGA入门系列1--模块书写&电路综合
0 2023-03-21

文章

简介

本系列文章主要针对FPGA初学者编写,包括FPGA的模块书写、基础语法、状态机、RAM、UART、SPI、VGA、以及功能验证等。将每一个知识点作为一个章节进行讲解,旨在更快速的提升初学者在FPGA开发方面的能力,每一个章节中都有针对性的代码书写以及代码的讲解,可作为读者参考



一章:模块书写


Verilog HDL 语言的基本语法与 C语言相似,因此与 VHDL 相比较更容易上手。本章将会在实际小项目的基础上,以 Verilog HDL 语言为主, 教读者怎么更方便、更高效的学习 FPGA。

Verilog HDL 中的 HDL 指的是硬件描述语言(Hardware Description Language), 顾名思义,Verilog HDL 可以描述对应的硬件电路,下面以一个小例子说明。

图 1 电路示意图

如图1所示为电路示意图, 首先分析一下该电路:
①两个输入端口即 a 和 b,为了更好地让读者理解该变量为一个输入端口,输入端口可加上方向pi(port input)表示输入。面对大量的代码,一个比较好的命名风格,更方便我们后续的验证, 希望前期就可以养成比较好的命名风格。
②一个输出端口即 c,同理 po 即为 port output。
功能:该电路实现 a 和 b 相与,结果为 c。

在用 Verilog HDL 描述一个电路时,必须要对该电路命名,此处我们对该电路命名为 a_and_b。在用 Verilog HDL 描述一个电路时, 模块的开始都是以 module 开始,endmodule 结束, module 后面写该模块的模块名,模块名的后面有一个小括号,所有该模块的端口都需要在此小括号内声明,小括号以分号结束(半角分号,同c 语言一样, Verilog HDL 中每一条语句也是以分号结束)。
在 module 与 endmodule 之间,可以定义必要的内部变量,以及我们所有描述的逻辑功能。具体如图2所示:

图2 模块代码编辑示意

建议安装专门编辑程序的一些软件,例如Notepad++软件界面及功能都比较齐全。用 Notepad++打开我们新建的 V 文件, 按照模板书写模块a_and_b的 Verilog HDL 代码, 如下所示:

图3 模块代码

代码解析:

①模块以 module 作为开头, endmodule 作为结尾, 需要注意模块名与 V 文件名要一致;
②小括号内描述端口, Verilog HDL 中输入端口的关键字为 input,输出端口的关键字为 output。wire(线) 为端口的变量类型, input 端口的变量均为 wire型, Verilog HDL 中另一种常用的变量类型为 reg(寄存器),将在后面的章节详细介绍;
③代码第 8 行, 描述了具体的逻辑功能, assign 为 Verilog HDL 中的关键字,assign 可以描述组合逻辑,每一个 assign 后面只能跟一条语句。Verilog HDL 中另一个常用的关键字为 always, 后续会详细讲解。该语句表达的意思为 a&b赋值给 c, 其中=为赋值号, 将右边的结果赋值为左边的变量, &为按位与,即变量的对应位相与, 将在基础语法部分详细讲解。
这样我们就已经将图中电路描述清楚了,代码只需要按照给出的模板填写对应的内容即可。

第二章节我们将会讲解在ISE中如何验证代码是否有语法错误,以及将对应的代码转变成 RTL 电路。


第二章:电路综合


第一章中已经将 a & b = c 对应的 Verilog HDL 程序写出, 但是我们无法得知我们所写的代码是否有语法错误,也不知道代码是否能够按照我们的意思生成对应的电路。本章中我们将会使用 xilinx 公司的 ISE 软件对所写的程序进行综合,从中可以得知代码是否有语法错误,以及生成对应的 RTL 电路。为了方便管理,我们在与 design 文件夹同路径下新建一个文件夹,取名为ise_prj(基于 ISE 的 project)。打开 ISE,会看到如图 1 所示的界面。点击右上角的 File,选择 New Project…新建一个工程。

图 1 ISE 主界面

弹出如图 2 所示的界面,在 Name 处填写工程名字(尽量保证与顶层文件名一致即a_and_b), Location 处选择工程存放的路径, Working Direction 默认路径与 Location一致, Top-level source type 处按照所需选择,此处我们选择 HDL。

图 2 创建工程

点击 Next,弹出如下图 3的界面,按照板卡芯片选择对应的选项,若是只想看看生成的 RTL 电路(不下板调试),则不需要选择,或者随便选择一个芯片即可。


图 3 工程设置

点击 Next,再点击 Finish 完成工程的创建。按照图4所示,右键点击芯片型号,选择 Add Source…添加已经存在的文件(a_and_b.v)。找到 design 文件夹中a_and_b.v 文件所在的路径,选中该文件,点击 OK。

图4 添加 V 文件

添加文件后的工程界面如图 5 所示。

图 5 添加 V 文件后的工程

选中 a_and_b,双击 Synthesize 选项进行对我们的程序进行综合。若是没有语法错误则会出现图6左所示的界面,如果有语法错误则会出现图6右所示的界面,则需要查看错误报告将错误的地方改正并重新综合,直至编译通过为止。

图6 左(正确)                       图6 右(错误)

在综合正确的情况下,点击 Synthesize 选项前面的加号,如图 7 所示。

图 7 展开后的 Synthesize 选项

双击 View RTL Schematic 选项,出现如图8所示的界面。

图 8 RTL 显示选项页面

选择 Start with a schematic of the top-level block,点击 OK 选项,生成如下图 9 所示界面。

图 9 模块模型

可以双击图 9 所示的模块的模型,则可以看到模块内部的 RTL 电路,如图 10 所示。

图 10 RTL 电路

从图 10 中我们可以看到生成的电路是我们用 Verilog HDL 语言描述的电路结构。代码的语法及电路验证都是正确的,但是具体的功能是否满足我们的要求呢, 这就需要我们通过仿真来验证了。

在第三章中,我们会针对该代码书写对应的测试文件,并且通过 Modelsim 软件来验证我们的a_and_b 模块功能是否正确。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 【6.29直播】西门子EDA工具在3D IC设计中的应用


  • 相关技术文库
  • FPGA
  • 可编程
  • PLC
  • verilog
  • 时钟发生器的相位噪声和抖动性能

    系统设计师通常侧重于为应用选择最合适的数据转换器,在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而,如果不慎重考虑时钟发生器的相位噪声和抖动性能,

    前天
  • 雷达信号处理上是选FPGA还是GPU,它们各自的特点又是什么?

      FPGA和CPU一直是雷达信号处理不可分割的组成部分。传统上FPGA用于前端处理,CPU用于后端处理。随着雷达系统的处理能力越来越强,越来越复杂,对信息处理

    05-29
  • PLC的相关知识分析

    写点纯理论的东西,最近一直在思考怎么跟零基础的人讲PLC。也就是当你面对一个门外汉时,怎么让他对PLC感兴趣,然后慢慢的带着学习PLC。思考了很多,又把学校的里

    05-27
  • 一文分析DDR线长匹配与时序

    DDR布线在PCB设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,DDR布

    05-27
  • 带你区分时序图、活动图、状态图、协作图

      时序图  时序图用于描述对象之间的传递消息的时间顺序,即用例中的行为顺序。  当执行一个用例时,时序图中的每条消息对应了一个类操作或者引起转换的触发事件。 

    05-26
  • 区分FPGA与DSP特点及用途

      FPGA是一种可编程的硅芯片,DSP是数字信号处理,当系统设计人员在项目的架构设计阶段就面临到底采用FPGA还是DSP的重要问题。本文将首先分别介绍FPGA

    05-26
  • FPGA概念对比CPU架构有啥特点

      你还没听过FPGA?那你一定是好久没有更新自己在企业级IT领域的知识了。今天笔者就和大家聊聊何为FPGA?FPGA主要应用场景是什么?有人说FPGA是替代传

    05-26
  • 时序收敛十大准则

    本文摘自《Vivado使用误区与进阶》,作者为Xilinx工具与方法学应用专家Ally Zhou。 时序收

    05-26
  • 仿真软件ModelSim及其应用

    如果您是FPGA开发方面的初学者,那么这个教程一定能够帮助你在仿真技术上越过新人的台阶;如果您是FPGA开发的老手,这篇文档也并非对您没有帮助,您可以把教程发给其他刚入门的同事,免去您亲自上阵指导的麻烦,把主要的精力放在更有价值的地方。

    05-25
  • 快速认识FPGA

      学习FPGA,在不同层次的人明显有不同的答案。先说一句,说不要开发版的都是菜鸟级选手。  我把FPGA层次划分为,鸡蛋级别,菜鸟级别,老鸟级别,高手级别四类

    05-25
  • 分析FPGA与CPLD的差别在哪

      1.CPLD  CPLD主要是由可编程逻辑宏单元(LMC,LogicMacroCell)围绕中心的可编程互连矩阵单元组成,其中LMC逻辑结构较复杂,并具有复

    05-25
  • FPGA与CPLD的作用及不同之处

      FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/CPLD来实现。  FPGA/CPLD如同一张白纸或是一

    05-24
下载排行榜
更多
广告