TI C6000系列DSP的片内总线架构、存储系统和外设
0 2022-11-24

   C6000系列的DSP的内部总线架构、存储系统和各种外设(如EDMA3和PRU等),特别是片内的程序数据RAM和Cache系统,以及外设的EDMA控制器,Video port,McBSP,McASP以及SRIO接口等。

  片内总线带宽 

  C62x: 两个32-bit的加载和存储总线;

  C67x: 两个64-Bit加载,32-bit的存储总线;

  C64x, C674x, C66x: 两条64-Bit加载和存储总线;

图1. C6000的片内总线宽度

  C6000系列DSP的片内系统框图


  图2. C6000系列DSP的片内系统框图

  一些设备包含速度更低点的L3 RAM

  外部存储器:DDR2/3, SDRAM, 异步存储器

  MegaModule/CorePac模块:

  CPU

  L1 RAMs/Cache

  L2 RAMs/Cache

  EDMA/EDMA2/EDMA3控制器等

  Switched Central Resource (SCR)/TeraNet for C66x设备

  Central crossbar switch,中央交叉通道转换器

  从CPU和主外设设备如EMAC, USB, PCIe到从外设设备如SPI,I2C,McBSP等的通路

  C66x的相对于C64x 的增强

  只有一套统一的总线而不是SCR

  所有的内存的处理都交给EDMA控制器完成;

  DM644x Davinci达芬奇处理器的内部总线框图


  DM644x Davinci达芬奇处理器的内部总线框图

  主设备发起数据传输

  从设备只能按命令进行数据传输,但是从设备可以通过向CPU或者EDMA3发送传输请求中断来发起传输;

  C64x的片内存储


  图4. C64x的片内存储

  L1P Cache控制器

  直接映射(Direct Mapped (1 way))

  和CPU同频率,大小为16KB,每个cache Line大小为8条指令,即32字节

  L1D Cache控制器

  2-way Cache

  和CPU同频率,大小为16KB,每个cache Line大小64字节

  L2 RAMs、Cache控制器

  C6414/15/16 = 1M Byte

  C6411/DM642 = 256K Byte

  C64x 中加入了IDMA单元来进行以上3个内部存储器的数据传输,还可以从片内存储到config配置寄存器。

  C6000系列DSP的外设


  图5. C6000系列DSP的外设

  EDMA3控制器

  DMA来完成内存间或者内存到外设,外设到内存的数据传输,可以通过外部的设备事件来驱动同步,可以处理多达64个事件。DSP和ARM都能访问DMA通道资源,而对于从C64x 加入的IDMA而言,只有DSP才能访问其通道资源。

  另外还有QDMA通道(Quick DMA),可以进行内存间的DMA传输,必须是异步处理,即必须由CPU来发起,一般的DSP上会有4-8个QDMA通道。

  这些DMA通道间会共享一些资源,包括128-256个参数组( Parameter RAM sets (PARAMs)),以及64个传输完成标志位(TCCS)以及2-4个传输挂起队列。

  主外设

  VPSS (以及其他主设备)

  USB, ATA, Ethernet, VLYNQ会共享SCR的访问;

  PRU(Programmable Realme Unit)控制器


  图6. PRU框图

  PRU包括2个独立的实时RISC核(大概只有40条指令,进行逻辑,算术和流程控制等),能软件编程来实现外设,访问GPIO针脚,PRU还有自己的中断控制器,还可以通过SCR来访问内存,同时还能完成功耗管理控制,如关闭ARM或者DSP,以及根据系统事件尽可能的关闭处理器或者唤起处理器。

  管脚复用,即通过编程来定义管脚,实现你需要的外设。

  多通道缓冲串口McBSP(Mul-Channel Buffered Serial Port)

  2/3个全功同步串口;

  最高速率能到100Mbps

  支持SPI总线协议

  支持多个通道的处理 (T1, E1, MVIP, …)

  多通道音频串口McASP (Mul-Channel Audio Serial Port)

  支持多达8个立体声 (16个通道)

  I2C support

  单独的SPI或者I2C设备;

  SRIO(Serial Rapid IO)

  高速的串行传输,如C6455设备支持4个SRIO接口,可以进行链式连接通信;每个接口的数据传输速度达到3.25Gbps(足够支持一路的1080P的HD视频了),可以跟SRIO switch,hub以及FPGA连接进行高速的数据传输。

  时钟和计数器Timer / Counter

  32-bit timer/counters可以用来产生中断;

  64-bit的timer/counters可以用来对算法进行评估;

  Ethernet EMAC

  10/100 Ethernet MAC,PIN和PCI复用;

  TCP/IP协议栈 stack由TI提供的NDK

  一些更新的设备支持10/100/1000 Ethernet MAC

  Video Ports (DM系列Davinci处理器)

  用于视频图像的采集和显示;

  两个8/10-bit BT656或者raw RGB模式;

  16/20-bit raw模式或者高清应用的20-bit Y/C模式

  支持8-bit的行缩放和色度重采样

  本文主要介绍TI C6000系列的DSP的内部总线架构、存储系统和各种外设(如EDMA3和PRU等),特别是片内的程序和数据RAM和Cache系统,以及外设的EDMA控制器,Video port,McBSP,McASP以及SRIO接口等。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • 处理器
  • DSP
  • CPU
  • GPU
  • 对比分析MPU和MCU

    当为你的下一个设计方案选择正确的核心处理器件时,你应该考虑哪些因素呢?本文将对MPU和MCU做些对比分析,并以此对器件的选择给出一些指导性建议和意见。每当在为新

    01-28
  • 在Linux下对IO端口与IO内存访问方式总结

    (一)地址的概念1)物理地址:CPU地址总线传来的地址,由硬件电路控制其具体含义。物理地址中很大一部分是留给内存条中的内存的,但也常被映射到其他存储器上(如显存

    01-18
  • 分清ARM CPU上的三个地址

    首先,我们要分清ARMCPU上的三个地址:虚拟地址(VA,VirtualAddress)、变换后的虚拟地址(MVA,ModifiedVirtualAddress

    01-12
  • 一文详解锁存器、触发器、寄存器、缓冲器

    一、锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平

    01-11
  • 基于多核DSP实现千兆以太网通信

    DSP的应用针对8核DSPTMS320C6678与外部设备进行数据通信的需求,以片上集成千兆以太网交换子系统为核心,选取芯片88E1111作为PHY设备,设计了

    01-03
  • 多核DSP C6678内部构造

    TMS320C6678是KeyStone架构的8核DSP处理器,每个CorePac核的频率最高为1.25GHz,提供强大的定点和浮点运算能力,同时芯片内部集成了

    2022-12-23
  • CPU为什么不容易坏

      虽然层层封装的保护加上生产工厂的良品控制,CPU很难因为外界原因造成芯片的物理损坏,但是断针、超频或雷击造成电压过高烧毁、遇水短路等等原因还是会让CPU变得

    2022-12-16
  • 数字电路逻辑设计中的注意事项

    这是一个在逻辑设计中注意事项列表,由此引起的错误常使得设计不可靠或速度较慢,为了提高设计性能和提高速度的可靠性,必须确定设计通过所有的这些检查。可靠性1.为时钟

    2022-12-14
  • pcie和pci插槽的区别

      现在主板上的插槽基本上都是PCI插槽或者PCI-E插槽,这两种插槽有什么区别呢?主要是插哪些卡的呢?现在我们就针对这两个不同的插槽进行详细的分析。   PC

    2022-11-30
  • 处理器单元优缺点对比

      带有多个处理单元的SoC器件目前是产品设计链上的重要一环。本文综合各种因素评估了不同处理单元的优缺点,并通过卫星无线电接收器的设计实例帮助开发人员理解SoC

    2022-11-30
  • 怎样设计实现一个基于DSP和PCI总线的通信数据采集系统?

    随着数字信号处理器性能的不断提高及其成本与售价的大幅下降,数字信号处理应用领域飞速扩展,信号处理进入了一个新的发展时期。同时随着计算机技术以及互联网络技术的不断

    2022-11-29
  • cpu总线逻辑上的三个分类

    cpu和其他芯片连接的导线,通常称为总线,从物理意义上讲,就是由一根根组成的。根据传送的信息的不同,从逻辑上可以分为地址总线、数据总线、控制总线。1.地址总线:

    2022-11-29
下载排行榜
更多
广告