• MOSFET失效原因及对策

    一、主要失效原因分类 MOSFET 失效可分为外部应力损伤、电路设计缺陷、制造工艺缺陷三大类,具体表现如下: 1. 外部应力损伤 (1)静电放电(ESD)击穿 成因: MOSFET 栅源极(G-S)间电容极小(几 pF)、输入阻抗极高(10⁹Ω+),少量静电电荷(如人体、环境摩擦产生)通过公式 \(U = Q/C\) 可生成数百伏高压,直接击穿 G-S 绝缘层。 典型场景:未接地的操作环境、化纤衣物摩擦、干燥环境下的器件搬运。  我们都知道虽然管子有抗静电的保护措施,但仍需小心对待,在存储和运输中最好用金属容器或者导电材料包装,不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时,工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏,如不宜穿尼龙、化纤衣服,手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时,使用的设备必须良好接地。 (2)过流、过压、过温 成因: 过流:输入端保护二极管电流容限仅约 1mA,瞬态电流超过 10mA(如浪涌、负载突变)时,二极管过热烧毁,失去保护作用。 过压:栅极电压超过额定值(如驱动电路故障),导致氧化层击穿;漏源极(D-S)间电压超过耐压值(VDS),引发雪崩击穿。 有的厂家将他称之为 “Area of Safe Operation (ASO)” 安全工作区:SOA(Safe operating area)是由一系列(电压,电流)坐标点形成的一个二维区域,开关器件正常工作时的电压和电流都不会超过该区域。简单地讲,只要器件工作在SOA区域内就是安全的,超过这个区域就存在危险。 SOA(Safe operating area)是指安全工作区,由一系列限制条件组成的一个漏源极电压VDS和漏极电流ID的二维坐标图,开关器件正常工作时的电压和电流都不应该超过该限定范围。 SOA区域分为以下5个区域。 A线 是由导通电阻RDS(on)max[ID=VDS/RDS(on)]限制的区域。该区域一般与ASO区域分开讨论。 因为在固定的VGS电压和环境条件下,功率MOSFET的RDS(ON)是固定的,因此这条斜线的斜率为1/R(DS(ON))。 B线 是受最大额定电流IDC(稳态直流)、ID(pulse)(脉冲)max限制的区域。即:Ids能够承载最大电流限制的线。 需要注意的是IDM是脉冲工作状态的最大电流IDC,通常最大漏极脉冲电流IDM为连续漏极电流ID的3到4倍,因此脉冲电流要远高于连续的直流电流。 C线 是受通道损耗(Channel dissipation或者Channel loss,ID流经DS这是主要功率产生的功耗)限制的区域,电流和电压的乘积的最大值,即额定功耗限制的线路。 正如我们注意到的那样,这条线带有一个恒定的斜率,但却是一个负斜率。它是恒定的,因为这条 SOA 功率限制线上的每个点都承载相同的恒定功率,由公式 P = IV 表示。 因此,在这个 SOA 对数曲线中,这会产生 -1 的斜率。负号是因为流过 MOSFET 的电流随着漏源电压的增加而减少。 这种现象主要是由于 MOSFET 的负系数特性在结温升高时会限制通过器件的电流。 D线 是Vds的额定电压相关,受耐压VDSsmax限制的区域。 漏源击穿电压BVDSS限制了器件工作的最大电压范围,在功率MOSFET正常工作中,若漏极和源极之间的电压过度增高,PN结反偏发生雪崩击穿,为保障器件安全,在关断过程及其稳态下必须承受的漏极和源极间最高电压应低于漏源击穿电压BVDSS。 V(BR)DSS:漏-源击穿电压(破坏电压) V(BR)DSS(有时候叫做BVDSS)是指在特定的温度和栅源短接情况下,流过漏极电流达到一个特定值时的漏源电压。这种情况下的漏源电压为雪崩击穿电压。V(BR)DSS是正温度系数,温度低时V(BR)DSS小于25℃时的漏源电压的最大额定值。在-50℃, V(BR)DSS大约是25℃时最大漏源额定电压的90%。 E线 是二次击穿限制, 与双极晶体管中的二次击穿区域类型相同,该区域在连续运行或以相对较长的脉冲宽度(几毫秒或更长)打开的条件下出现。这是因为,当工作电压在相同的外加电源线上升高时,工作电流自然降低,但在这个小电流区域,输出传输特性(Vgs Id特性)是负温度特性。当该区域变为大电流区域,需要改变正温度特性时,该现象消失。温度特性从负变为正的电流值不同于产品对产品,以及几安培或更小的产品,这种现象不太可能发生,这可以通过所谓的无二次击穿的恒定电源线来保证。 ABCDE线对应datasheet中标注的是2、1、3、5、4 由于功率MOS FET通常用于开关应用,在正常操作中,它们通常用于有限区域(2)。电路设计中需要注意的一点是控制系统顺序。 图1.12显示了当系统的源电源被切断时,电子设备的电源电压和门驱动电压序列的示例。 如图中的实线所示,如果直到电源电压VDD关闭的下降时间长于栅极驱动电压VGS的下降时间,则VGS在图中的周期t1处于欠驱动状态,并进入ASO限制区域(4)或(5),因此有必要确认其是否处于安全操作区域。 避免此类操作区域的有效方法是执行顺序控制,以便栅极驱动电压VG的下降时间延迟到电源电压VDD完成下降之后,如Vgs那个图的虚线所示。 (3)栅极悬空与干扰 成因 栅极未接偏置或信号源时(悬空),易受外部电磁干扰,积累电荷导致误导通或 G-S 电压异常升高,最终击穿。 (4)操作不当(焊接、存储等) 成因 电烙铁未接地或漏电,焊接时瞬间高压击穿栅极; 存储运输中使用非导电包装(如塑料、化纤),积累静电; 引脚频繁弯曲导致内部引线断裂或封装开裂。 2. 电路设计缺陷 (1)保护措施缺失 未在栅极串联保护电阻(限制瞬态电流)或并联下拉电阻(泄放静电电荷); 驱动感性负载时未加续流二极管,导致 D-S 间反电动势过压。 (2)偏置与驱动不当 栅极驱动电压不足(低于开启电压 VGS (th))或过高(超过最大额定值); 高速开关场景中未优化驱动电阻,导致栅极振荡或电压过冲。 (3)散热与布局问题 大功率场景下散热设计不足,器件长期工作在高温区(超过结温 Tjmax),导致性能退化或热失控; 电路布局不合理,栅极走线过长易受干扰,或漏极大电流路径产生电磁耦合。 3. 制造工艺缺陷(批次性失效) (1)封装与内部结构问题 固晶层(芯片与基板连接层)分层、厚度不均或固化不良(如案例中现象),导致散热失效或机械应力集中,引发接触不良或热敏感失效; 键合引线焊接不牢、氧化或断裂,造成引脚开路; 栅极氧化层厚度不均或存在缺陷,降低 ESD 耐压能力。 (2)材料与设计缺陷 保护二极管参数不匹配(如电流容限不足); 芯片掺杂工艺异常,导致沟道导通特性漂移。 二、针对性对策与预防措施 1. 外部应力防护(操作与环境控制) (1)静电防护全流程管控 存储运输:使用金属屏蔽袋、导电泡沫或防静电包装,避免与化纤、塑料接触; 操作环境:工作台、工具(电烙铁、镊子)可靠接地,操作人员佩戴防静电手环 / 手套,穿棉质衣物; 电路设计:栅极并联 10-20kΩ 下拉电阻(泄放感应电荷),高频场景加 RC 滤波(如 100Ω 电阻 + 10nF 电容)抑制振荡。 (2)过流 / 过压保护设计 输入保护:可能出现大瞬态电流的回路中串接保护电阻(阻值 \(R = V_{surge}/I_{limit}\),如限制电流 1mA 时,R≥1kΩ@1V 浪涌); 耐压设计:选择 D-S 耐压值(VDS)高于电路最大工作电压 1.5 倍以上的器件,感性负载并联续流二极管(如肖特基二极管); 驱动电路:使用专用 MOSFET 驱动芯片,确保栅极电压稳定在额定范围内(如 N-MOS 选 10-15V 驱动)。 (3)规范操作与焊接工艺 焊接时电烙铁断电后利用余热操作,或使用恒温接地焊台(接地电阻<1Ω),先焊接地引脚; 引脚整形时使用防静电镊子,避免过度弯曲(距封装 1mm 以上操作)。 2. 电路设计优化 (1)栅极驱动与偏置设计 避免栅极悬空,未使用的栅极必须接下拉电阻(10-20kΩ)或信号地; 高速开关场景中,栅极串联阻尼电阻(10-100Ω)抑制振铃,并联 TVS 二极管(耐压值≤栅极额定电压)吸收瞬态过压。 (2)散热与布局策略 大功率 MOSFET 配置足够面积的散热片或 PCB 铜箔,确保结温 满足降额要求。 栅极走线尽量短且远离大电流路径,采用屏蔽线或覆地处理; 输入输出端并联去耦电容(如 100nF),抑制电源纹波干扰。 (3)器件选型原则 优先选择内置保护电阻、ESD 防护结构(如 VMOS)或集成驱动电路的器件; 大功率场景选栅极电容较大的型号(降低感应电压),小信号场景选高输入阻抗型号。 满足电压额定值及降额 电压额定值 漏源电压(VDS) 需大于电路中可能出现的最大工作电压(包括瞬态尖峰电压),一般预留 20%~30% 安全裕量。例:若电路中 VDS 实际峰值为 100V,建议选择 VDS≥130V 的器件。栅源电压(VGS)超过额定 VGS(通常 ±20V 以内)会导致栅极氧化层击穿,需确保驱动电压在安全范围内,避免静电或干扰引入异常电压。 满足电流额定值及降额 连续漏极电流(ID)需大于实际工作电流,同时考虑温升影响(环境温度升高时,ID 降额使用)。计算公式: 脉冲漏极电流(IDM)满足短时峰值电流需求(如开关瞬态、启动冲击电流),确保不超过器件脉冲额定值。 导通电阻(RDS (on)) 热性能 3. 制造与质量管控 (1)来料检测与工艺追溯 新批次器件抽检 ESD 耐压(如 ±2kV 接触放电)、固晶层结合力(拉力测试); 保留首件样品,失效时对比分析(如 C-SAM 扫描、SEM 成像检查内部结构)。 (2)生产流程优化 固晶、键合工序严格控制参数(如胶水厚度、焊接温度),定期校准设备; 批量生产前进行 DFMEA 分析,识别潜在失效模式(如热应力、机械应力集中点)。 三、总结 MOSFET 失效多源于静电、过流等外部应力与设计、工艺缺陷的叠加作用。通过全流程静电防护(接地、下拉电阻、防静电操作)、电路保护设计(限流电阻、续流二极管)、器件选型优化(内置保护、合适耐压 / 电流规格)及制造质量管控(来料检测、工艺追溯),可显著降低失效风险。尤其注意:栅极绝不悬空、焊接必须接地、驱动电压合规,是避免人为失效的 “黄金三原则”。

    04-18 130浏览
  • 一文详解ESD与EOS失效差异

    有些电子元器件受到静电损伤后,性能没有明显的下降,但是多次累加放电会给器件造成内伤而形成隐患......

    04-15 141浏览
  • PCB为什么这样画?

    细心的小伙伴会发现很多电源板都会设计成如下图所示的形状,那这个到底叫什么?为什么要这样设计?这样设计能起到什么作用?

    04-10 138浏览
  • 压敏电阻VSTVS管

    氧化锌压敏电阻器与TVS管都是ESD防护常用的器件,对提升整机的ESD性能有非常重要的作用。但是氧化锌压敏电阻器与TVS管的导电机理及结构各有差异,因此在具体应用表现也不尽相同。本文将对二者在导电机理,脉冲能量耗散机理,ESD防护时的响应时间的不同进行分析阐述,纠正在响应时间认识上可能存在的误区,从而使读者更好的认识压敏电阻和TVS。 1、氧化锌压敏陶瓷 氧化锌压敏陶瓷是一种以氧化锌为主体、添加多种金属氧化物、 经电子陶瓷工艺制成的多晶半导体陶瓷元件,具有非线性导电特性,是抑制过电压、吸收浪涌能量、ESD防护的主要元件材料。氧化锌压敏陶瓷的微观结构如图1所示。是由氧化锌晶粒及晶界物质组成的,其中氧化锌晶粒中掺有施主杂质而呈N型半导体, 晶界物质中含有大量金属氧化物形成大量界面态,这样两个晶粒和一个晶界(即微观单元)形成一个类似背靠背双向NPN结, 整个陶瓷就是由许多背靠背双向NPN结串并联的组合体。由于氧化锌压敏陶瓷晶界非常薄,仅有埃数量级,则当施加电压小于其反向PN结击穿电压时,属于肖特基势垒热电子发射电导,其导通电流与PN结势垒及温度有关;当施加电压大于其反向PN结击穿电压(3.2V)时,属于隧道电子击穿导电,其导通电流只与所施加电压有关,隧道电子击穿时间是几十到百皮秒。 图2是压敏电阻器的等效电路。其中:当施加电压小于其反向PN结击穿电压时,Rb远大于Rg,施加电压几乎全部加在晶界上,Rb>10M;当施加电压大于其反向PN结击穿电压时,晶界产生隧道电子击穿导电,Rb远小于Rg,施加电压加在晶粒和晶界上,Rg+Rb阻值只有欧姆级;因此当外施电压小于氧化锌压敏陶瓷晶界击穿电压(即压敏电压)时,压敏电阻呈现绝缘体高阻值,其漏电流仅有微安级;当外施电压大于氧化锌压敏陶瓷晶界击穿电压(即压敏电压)时,压敏电阻呈现导体低阻值,通过电流有几十安培,而且外施电压小幅提高,通过电流急速增长。 片式氧化锌压敏电阻器是采用氧化锌压敏陶瓷材料,经过电子陶瓷流延工艺制成的多晶半导体陶瓷元件。由于片式氧化锌压敏电阻器可应用于电子电源线路和数据传输线路中,因此被保护电路的工作电压范围较宽,同时数据线对其电容有特殊要求。通过结构设计和工艺调整(如层数和膜厚等),可以得到不同线路保护要求的压敏电阻器。其结构和线路如图4: 2、TVS管 TVS(TRANSIENT VOLTAGE SUPPRESSOR)或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品,其电路符号和普通稳压二极管相同,外形也与普通二极管无异,分为单向和双向,具有非线性导电特性,用于线路抑制过电压、ESD防护。目前TVS管PN结的反向击穿电压一般大于6V,当施加电压小于其反向PN结击穿电压时,属于肖特基势垒热电子发射电导,其导通电流与PN结势垒及温度有关;当施加电压大于其反向PN结击穿电压(6V)时,属于雪崩电子击穿导电,其导通电流只与所施加电压有关,雪崩电子击穿时间可达1~2ns。由于TVS管也是PN结微观结构,其等效电路类似图2。TVS管只有PN结,无晶粒电阻,即Rg=0。因此当施加电压大于其反向PN结击穿电压时,PN结雪崩电子击穿导电,施加电压主要加在PN结电阻Rb上,Rb阻值只有欧姆级,因此当外施电压大于TVS击穿电压(即压敏电压)时,呈现导体低阻值,通过电流有几十安培,而且随着通过TVS电流急速增长,而TVS两端电压仍然很低(相对片式氧化锌压敏电阻器而言)。能量耗散对比以及对应用表现的影响基于以上导通机理分析,当片式TVS管两端经受瞬间的高能量冲击时,它能以纳秒级时间使其PN结阻抗骤然降低,将其两端间的电压箝位在一个预定的数值上,从而确保后面的电路元件免受瞬态高能量的冲击而损坏。由于TVS管内部仅是雪崩PN结结构,在导通时TVS两端呈现导体低阻值特性,从而限制电压较压敏电阻更低,在TVS上支路上的通流更大,该特性适合应用于耐ESD电压特别差或者被保护部位阻抗特别小的部位(如听筒,MIC,音频等)。但TVS无法吸收瞬间脉冲能量,只能将能量单方向传导至线路的公用地线上,有可能对连接到该公共地的其他ESD敏感器件造成二次破坏。压敏电阻内部微观结构是无数个PN结和晶粒的串并联结合体,可以吸收和传导能量,当线路中产生任何过电压时,压敏电阻器迅速从兆欧级绝缘电阻变为欧姆级的电阻,将过电压抑制到较低的水平并吸收部分能量,因此压敏电阻的吸收能量的能力比TVS管要强,并且能防止ESD造成的瞬态EMI和二次破坏。压敏电阻的特性特别适合于电源部位和较大瞬态能量的部位过压防护。响应时间作为过电压保护元件,当过电压出现时,保护元件从高阻值绝缘体变为低电阻导体、即将过电压的峰值电压大幅降低的时间,称为过电压保护元件的响应时间。只有过电压保护元件的响应时间小于过电压的上升时间,才具有过电压的抑制功能。过电压保护元件响应时间是由元件材料及结构决定的,当产品结构中存在寄生电感、电容时,除对保护元件响应时间影响外,还会影响过电压产生瞬间线路的振荡过程。目前很多设计人员的意识里存在压敏电阻响应时间比TVS慢的误区,器件的响应时间一般由材料和产品结构决定,下面对这两个因素进行分析。 1、材料本征响应时间由上面的导通机理分析可以知道,氧化锌压敏陶瓷导电机理是隧道击穿,所以其材料响应时间就是其隧道电子击穿时间,一般为0.3ns。TVS管导电机理是雪崩击穿,其响应时间就是其雪崩电子击穿时间,一般在0.5~1ns之间。 2、产品结构对响应时间影响片式氧化锌压敏电阻器采用多层独石结构,其寄生电感非常小,对其响应时间影响甚微,有些设计人员谈到的压敏电阻响应时间慢主要指用于AC端防浪涌的插件压敏电阻,因为较长的引线引入寄生的电感导致响应时间较慢(25ns)。而TVS管为了SMT要求,在其两端设计电极引线,也会产生寄生电感,对其响应时间有一定影响。而ESD放电波形一般在1nS达到峰值(如图6),这就需要过电压防护器件在1nS内迅速响应,钳制过电压,保护IC和ESD敏感线路。从响应时间看,片式压敏电阻和TVS的响应时间都满足ESD防护的需求,从而起到良好的防护效果。 综合以上分析和对比,片式氧化锌压敏陶瓷电阻和TVS管均是抑制ESD的有效器件,TVS管限制电压较低,瞬态内阻较小,适合应用于耐ESD电压特别差或者被保护部位阻抗特别小的部位(如听筒,MIC,音频等)。而压敏电阻的吸收能量的能力比TVS管要强,除了一般的ESD防护,也特别适合于电源部位和较大瞬态能量的部位过压防护。在响应时间方面,要避免陷入片式氧化锌压敏陶瓷电阻的响应时间慢的误区。由于工艺的差异,片式压敏电阻的价格要远低于TVS,表现出良好的性价比,设计人员可以根据电路的实际应用灵活选择片式压敏电阻或者TVS。 TVS 是半导体保护器件,具有响应速度快,可靠性高的优点。弱点一是无法承受太大的瞬间电流,二是其箝位电压随着电流增加而增加。 特别适合于不需要旁路大能量的低电压场合应用。示例电路如下: 压敏电阻的突破承载取决于它的物理尺寸,因而可以获得较高的浪涌电流值。其箝位特性使他可以为AC或DC电源线应用中作为瞬态保护元件。压敏电阻的价格较为低廉。 相比TVS二极管它的缺点是寄生电容较大,响应时间较慢,离散性大。 另外,压敏电阻会产生蜕化,因此存在可靠性和性能问题。 实例电路AC200V电源防雷: DC12V/24V 电源防雷:

    04-08 108浏览
  • 接口电路防护设计要点解析

    一、接口电路是电路中与用户或者外界媒介进行交互的部分,是内部核心敏感电路和外部设备进行信息交互的桥梁。接口电路一般分为输入接口电路和输出接口电路两种。接口电路的防护设计就是为了隔离外部危险的信号,防止外部干扰信息进入系统内部核心敏感电路,从而造成内部电路的永久损坏。 二、接口电路的分类:电源接口、网络接口、外壳接口、串行通信接口、并行通信接口、下载电路接口等。 三、接口电路的防护处理包括:接口滤波、ESD防护、防雷防浪涌、防反接、缓启动、热拔插等。 1. 网络接口设计: 一般在PHY芯片和外部RJ45接插件之间都需要一个网口变压器和共模扼流圈。 网口变压器的作用: (1)可以增强信号,使其传输距离更远。 (2)使PHY芯片与外部进行有效隔离,使其抗外部干扰能力增强(例如防雷击等)。 (3)当不同的PHY芯片的电平不匹配时(例如有的PHY芯片为2.5V,有的为3.3V),起到电平匹配的作用。 网口变压器的中心抽头设计:与PHY芯片的类型有关,具体详见PHY芯片的datasheet。 (1)如果PHY芯片的驱动类型为电流驱动类型的,变压器的中芯抽头用一个0.1uF的电容接到GND即可。 (2)如果PHY芯片的驱动类型为电压驱动类型的,变压器的中芯抽头接到VCC即可。 2. 下载电路接口设计: 一般FPGA/ARM采用的程序下载接口都是JTAG接口。JTAG接口是经常使用的一类下载程序的接口,而且也是一类经常带电拔插的接口,而带电拔插会不可避免地产生一些静电或浪涌电流,因此如果不采取一些防护措施,极易因为ESD静电放射而击穿JTAG相关引脚,甚至损害CPU内部核心电路,从而造成内部电路的永久损坏。 如上图所示,采用钳位二极管对JTAG接口电路进行保护,一般钳位二极管采用肖基特二极管即可。当然JTAG下载器尽量不要带电拔插使用,做好断电后进行拔插操作,这样可以最大程度避免可能的损害发生。 3. CAN总线接口设计: CAN总线接口外部电路通过一对差分信号线和CAN收发器进行数据通信,因此在应用的过程中,通讯电缆很容易耦合外部的干扰从而对信号的传输产生影响,严重的会通过CAN接口电路传输到系统内部核心敏感电路中去,从而造成EMI问题。 如上图所示,CAN接口防护器件主要包括:滤波电容、共模电感、跨接电容、TVS管。 滤波电容C1,C2用于给干扰提供低阻抗的回流路径,选取范围为22pF~1000pF,典型值为100pF。 共模电感L1用于滤除差分线上的共模干扰,阻抗选取范围为120欧/100MHz~2200欧/100MHz,典型值为600欧/100MHz。 跨接电容C3,C4用于接口地和数字地之间的隔离,典型值为1000pF/2KV。 TVS管D1,D2用于防护静电放射ESD或瞬间的高能量冲击,使其线路的电压钳位在一个预定的数值内,从而确保后面的电路器件免受瞬态高能量的冲击而损坏。(TVS管功能类似钳位二极管或压敏电阻) 4. 外壳接口设计: 如果设备外壳与大地接地良好,则PCB也应该与外壳进行良好的单点接地,这时PCB的干扰会通过外壳接地良好消除,对PCB也不会产生干扰。如果设备外壳没有良好接大地,则PCB地与外壳地也不必互连。常见的外壳地与PCB地的单点接地电路主要采用阻容电路相连。 (1)、从EMC角度考虑,电容C1是用来泄放干扰的,系统(PCB端)的高频干扰噪声汇聚到GND,并通过电容C1流到PGND,由于PGND与大地进行良好接触,因此干扰噪声得到有效抑制,改善了EMC问题。 (2)、从ESD角度考虑,电阻R1是为了应付静电放电测试用的。如果仅仅使用电容构成浮地系统,ESD测试产生的电荷无处释放,会逐渐积累,当累积到一定的程度便会在PGND和GND最薄弱处击穿放电,这样会在短时间内在PCB上产生较大电流,足以损坏PCB上的电路与器件。因此通过电阻R1去慢慢释放ESD产生的电荷,以消除PGND和GND之间的压差是很有用的。 5. 电源防反接技术: 在电源供电的场合,经常碰到电源极性反接的情况,以至于造成不可逆的后果。 (1)、硬件防反接技术:电源的接插件防反接等硬件机械处理。 (2)、二极管防反接技术:利用二极管的单向导电性特性,防止电源的反接,但是此电路在实际中并不常用。因为二极管会存在导通压降,造成输出电压降低,而且当电源电流过大时二极管消耗的功率较大,造成无用功耗的增加。 (3)、MOS管防反接技术:由于MOSFET具有极低的导通电阻,因此即使电流很大损耗也较小,非常适合以最低的损耗来实现电源的防反接处理。如下图所示,NMOS管在接地回路,PMOS管在电源路径。但是实际应用中使用PMOS管的更为常用,因为NMOS管在接地回路会对参考地平面产生影响甚至破坏接地回路,因此PMOS更为合适。另外需要注意的是,实际电路MOS管的栅极要串接限流电阻进行保护。

    04-01 121浏览
  • TVS的规格书举例

    下面我们通过对Nexperia(安世)的TVS的规格书举例,来详细的介绍TVS各参数的意义,手把手介绍下TVS

    03-27 142浏览
  • 浪涌电流的抑制和DC-DC芯片的保护方案

    1、项目背景 某产品的供电电源是交流24V,产品内部核心的控制电路的为低压供电,有直流5V,3.3V,

    03-26 153浏览
  • 【电路设计】尖峰电压 Spike Voltage

    目录 一、尖峰电压 Spike Voltage 减小电压尖峰 尖峰吸收缓冲电路 二、浪涌电流 Surge Current 浪涌保护器 线性浪涌抑制器 IC 一、尖峰电压 Spike Voltage 电压尖峰的特点是持续数十微妙及高达几百伏的电压,由雷击或负载阶跃的感应耦合产生,属于浪涌电压里的一种。电机、电容器和功率转换设备(如变速驱动器)是产生尖峰电压的主要因素。 通俗的说,就是在系统电压不稳,或者突然来电的时候,由于电子原件的电感、电容等原件的作用,会导致在系统中产生比正常工作的电压高许多甚至几倍十几倍的瞬间高电压,这个高电压的最高值就尖峰电压。 电压尖峰是电感续流引起的: 引起电压尖峰的电感可能是:变压器漏感、线路分布电感、器件等效模型中的感性成分等; 引起电压尖峰的电流可能是:拓扑电流、二极管反向恢复电流、不恰当的谐振电流等。 减小电压尖峰 减少电压尖峰的主要措施有: (1)减少可能引起电压尖峰的电感,比如漏感、布线电感等; (2)减少可能引起电压尖峰的电流,比如二极管反向恢复电流等; (3)将上述电感能量转移到别处。 采取上述措施后电压尖峰仍然不能接受,才考虑吸收电路。吸收是不得已的技术措施。 尖峰吸收缓冲电路 简单的缓冲电路是对冲击尖峰电流而言,电流尖峰的成因如下: (1)二极管(包括体二极管)反向恢复电流; (2)电容的充放电电流。这些电容可能是:电路分布电容、变压器绕组等效分布电容、设计不恰当的吸收电容、设计不恰当的谐振电容、器件的等效模型中的电容成分等。 缓冲的基本方法:在冲击电流尖峰的路径上串入某种类型的电感,常见于BUCK电路中。 注:由于缓冲电感的串入会显著增加吸收的工作量,因此缓冲电路一般需要与吸收电路配合使用;缓冲电路延缓了导通电流冲击,可实现某种程度的软开通(ZIS)。 尖峰电压吸收电路主要有三种设计方案: (1)利用齐纳二极管和超快恢复二极管(SRD)组成齐纳钳位电路; (2)利用阻容元件和超快恢复二极管组成的R、C、SRD软钳位电路; (3)由阻容元件构成RC缓冲吸收电路。 在开关电源电路中,通常经过稳压器7805后,在大的电解电容旁边加一个小的瓷片电容,小的电容滤除高的 dV/dt 尖峰电压。 二、浪涌电流 Surge Current 电路在遭雷击和在接通、断开电感负载或大型负载时常常会产生很高的操作过电压,这种瞬时过电压(或过电流)称为浪涌电压(或浪涌电流),是一种瞬变干扰。上文提到过,尖峰电压也是浪涌电压的一种。 在通常意义上,浪涌电流指电源接通瞬间,流入电源设备的峰值电流。由于输入滤波电容迅速充电,所以该峰值电流远远大于稳态输入电流。 浪涌导致的危害主要包括: (1) 存储器内数据丢失 (2) I/O接口电路复位,导致控制过程中断 (3) 线路板上的器件损坏 (4) 预置的校准值漂移 (5) 程序跑飞、系统死锁 (6) 变频器、直流电机驱动器等的输入整流模块故障 (7) 控制器发出错误指令,导致系统误动作 浪涌保护器 浪涌保护器(Surge Protection Device, SPD)是用来限制瞬态过电压及泄放相应瞬态过电流,保护电子电气设备安全的装置,又可称为电涌保护器(或防雷器、防雷保安器、避雷器等)。它至少应含有一个非线性元件。浪涌保护器实际上也是一种等电位连接器。 线性浪涌抑制器 IC LT4363 高压浪涌抑制器: 在正常操作情况下,一个外部 N 沟道 MOSFET 被驱动至全通,并充当一个具非常小电压降的传输器件。如果输出电压上升至高于由 FB 引脚上的电阻分压器设定的稳压值,MOSFET 就调节 OUT 引脚上的电压,从而使负载电路能够在瞬态事件发生期间继续运行。 SNS 和 OUT 引脚之间的可选电阻器用来控制过流事件,电流限制环路控制 MOSFET 上的栅极电压,以将电阻器两端的检测电压限制到 50mV。 无论过压还是过流事件都会启动一个电流源给连至 TMR 引脚的电容器充电。充电电流与输入至输出电压差有关,以使定时器周期随着日益严重的故障而缩短,从而确保 MOSFET 保持在其安全工作区之内。

    03-13 158浏览
  • 万字长文详解Deepseek的OBCPFC电路设计

    技术硬核!万字长文详解 Deepseek 的 OBC PFC 电路设计

    03-05 149浏览
  • 车载电子产品12V和24V两种电源,有什么区别

    一般的产品用的都是直流电源,像手持产品多是5V电源,一些小设备也是5V,大一些的设备12V的稍多一些,车载电子产品有12V和24V两种电源。 这些电源输入的防护电路主要包括过压保护,过流保护,防反接,储能/滤波电路等。下面是两个车载产品中的示例:示例1:12V电源进来后分别是LC滤波(防护电压波动),保险丝过流保护,TVS(高电压脉冲)防护,共模电感滤波(针对车载电源共模干扰);防反接保护在负极上;示例2:12V电源进来后分别是LC滤波(防护电压波动)/共模电感滤波(针对车载电源共模干扰),防反接保护,TVS(高电压脉冲)防护;这里没有保险丝过流保护,是因为这款产品使用了外置保险丝;下面分部介绍。 TVS(高电压脉冲)防护 在DCinput的时候,有时由于供电环境的变化会带来一些瞬时脉冲。而要消除瞬时脉冲对器件损害的最好办法,就是将瞬时电流从敏感器件引到地,一般具体做法是将TVS管在线路板上与被保护线路并联。这样,当瞬时电压超过电路正常工作电压后,TVS管将发生雪崩击穿,从而提供给瞬时电流一个超低阻抗的通路,其结果是瞬时电流通过TVS管被短路到GND,从而避开被保护器件,并且在电压恢复正常值之前使被保护回路一直保持截止电压。而当瞬时脉冲结束以后,TVS管再自动恢复至高阻状态,整个回路又回到正常电压状态。 这种防护只能应对由于供电环境的变化会带来一些瞬时脉冲,如果是电压输入不稳定,或者有长时间超过规定电压的情况,那么要用其他方法搭建限压电路,高于或低于规定的电压就进行截断电源的操作,相关知识可自行搜索。 TVS(Transient Voltage Suppressor)二极管,又称为瞬态抑制二极管,是普遍使用的一种新型高效电路保护器件,它具有极快的响应时间(亚纳秒级)和相当高的浪涌吸收能力。 当它的两端经受瞬间的高能量冲击时,TVS能以极高的速度把两端间的阻抗值由高阻抗变为低阻抗,以吸收一个瞬间大电流,把它的两端电压箝制在一个预定的数值上,从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。主要用在具有静电和电压尖峰的电路中起保护作用。TVS工作过程上图是TVS的工作图形,首先解释几个TVS相关的参数:1、VRWM(最大反向工作电压):在这个电压下,TVS的功耗很小,使用时要使被保护电路的工作电压低于此值,以便TVS接入电路后不影响电路工作。2、VBR(反向击穿电压):这是TVS管通过电流IR时的电压,这是TVS管导通的标志电压,从此点开始TVS进入雪崩击穿。3、VCL(最大钳位电压):指当TVS流过IPP电流时的电压,是TVS管将电压尖峰钳制到的电位值。比如来了1000V、2000V的电压尖峰,都会被TVS钳制到VCL电平。VCL要小于被保护电路的最大耐压值,比如被保护芯片耐压30V,那么就要选VCL小于30V的TVS。4、IPP(最大反向脉冲峰值电流):是TVS允许通过的最大脉冲峰值电流,超过此值,TVS可能损坏。5、TVS管分为单极性和双极性,若TVS管有可能承受来自两个方向的尖峰脉冲电压(浪涌电压)冲击时,应当选用双极性的,否则选用单极性。6、CJ(结电容):电容量C是由TVS雪崩结截面决定的,这是在特定的1MHz频率下测得的。C的大小与TVS管的电流承受能力成正比,C太大将使信号衰减。因此,C是数据接口电路选用TVS管的重要参数。对于信号频率越高的回路,TVS的电容对电路的干扰越大,形成噪声或衰减信号强度也大。高频回路一般选择电容应尽量小(如LCTVS、低电容TVS,电容不大于3 pF),而对电容要求不高的回路,电容的容量选择可高于40 pF。选型:1、首先确定电路是否存在两个方向的电压尖峰,如果有就选双极性TVS,如果没有就选单极性TVS。2、确定电路的正常工作电压、最大耐压值,凭此来确定TVS的VRWM、VCL。3、大概评估电压尖峰的频率、幅值,从而确定TVS的功率,从而确定其封装。比如一个DCDC电路,正常工作电压24V,电源芯片耐压值为40V,电压尖峰能量并不大。那么TVS就要选单极性,VRWM大于24V,VCL小于40V的TVS,电压尖峰能量不是很大,封装可以选SOD123的。选择上图中的SMF24A是比较合适。 防反接保护 二级管型防反接保护电路1、通常情况下直流电源输入防反接保护电路是利用二极管的单向导电性来实现防反接保护。如下图1示:这种接法简单可靠,但当输入大电流的情况下功耗影响是非常大的。以输入电流额定值达到2A,如选用Onsemi的快速恢复二极管 MUR3020PT,额定管压降为0.7V,那么功耗至少也要达到:Pd=2A×0.7V=1.4W,这样效率低,发热量大,要加散热器。2、另外还可以用二极管桥对输入做整流,这样电路就永远有正确的极性(图2)。这些方案的缺点是,二极管上的压降会消耗能量。输入电流为2A时,图1中的电路功耗为1.4W,图2中电路的功耗为2.8W。 图1中,一只串联二极管保护系统不受反向极性影响,二极管有0.7V的压降, 图2 是一个桥式整流器,不论什么极性都可以正常工作,但是有两个二极管导通,功耗是图1的两倍。MOS管型防反接保护电路N沟道MOS管通过S管脚和D管脚串接于GND通路上,电阻R1、R2为MOS管提供电压偏置,利用MOS管的开关特性控制电路的导通和断开,从而防止电源反接给负载带来损坏。正接时候,R2提供VGS电压,MOS饱和导通。反接的时候MOS不能导通,所以起到防反接作用。功率MOS管的Rds(on)只有20mΩ实际损耗很小,2A的电流,功耗为(2×2)×0.02=0.08W根本不用外加散热片。解决了现有采用二极管电源防反接方案存在的压降和功耗过大的问题P沟道MOS管通过S管脚和D管脚串接于电源和负载之间,电阻R1、R2为MOS管提供电压偏置,利用MOS管的开关特性控制电路的导通和断开,从而防止电源反接给负载带来损坏。正接时候,R1提供VGS电压,MOS饱和导通。反接的时候MOS不能导通,所以起到防反接作用。功率MOS管的Rds(on)只有20mΩ实际损耗很小,2A的电流,功耗为(2×2)×0.02=0.08W根本不用外加散热片。解决了现有采用二极管电源防反接方案存在的压降和功耗过大的问题VZ1为稳压管防止栅源电压过高击穿mos管。NMOS管的导通电阻比PMOS的小,最好选NMOS。NMOS管接在电源的负极,栅极高电平导通。PMOS管接在电源的正极,栅极低电平导通。R1和R2构成一个分压电路,给MOS管的栅极提供一个合适的电压让它可以导通,而VZ1则是保护MOS管的栅极不要超过它的门槛电压。而C1和R3可以理解为对电路的保护作用吧,电路未工作时,此刻可以通过C1和R3这两个器件构成电路中的交流信号滤除作用,也可以释放后面容性负载或者感性负载的能量释放。 过电流保护 多电流保护电路有很多种,最长使用的是保险丝。保险丝限流保护保险丝限流保护广泛应用于开关电源等电路当中,保险丝有自恢复和不可恢复的,PTC就属于可恢复的一种,保险丝的工作原理是电流发生异常时候,当功率升高到一定的强度时候,电流导致温度过热保险丝熔断,输入电路断开。其他还有多种方法,感兴趣的话可以自行搜索。 共模电感 采用共模电感滤波通常针对存在共模干扰的车载电路等环境,简单进行如下介绍。实际上,在电源中差模干扰和共模干扰往往同时存在,因此,电源滤波电路一般指将共如上图所示。模和差模滤波结合起来,Le为共模扼流圈,由于LC的两个线圈绕向一致,当电源输人电流流过LC时,所产生的磁场可以互相抵消,不会引起磁芯的饱和,因此,它使用导磁率高的磁芯。Le对共模噪声来说,相当于一个很大电感量的电感,故它能有效地抑制共模传导噪声。负载输入端分别对地并接的电容Cy对共模噪声起旁路作用。共模扼流圈两端并联的电容CX对差模噪声起抑制作用。R为CX的放电电阻,它是VDE-0806和IEC-380安全技术条件标准所推荐的。图中各元件的参数范围:Cx=0.1~2pF;Cy=22~33nF;Le=几~几十mH,随工作电流不同而取不同的参数值。如电流为25A时,Le=1,8mH;电流为0.3A;Le=47mH。扼流圈一般用高磁导率棒状磁芯材料,对于消除高频干扰效果很好,但对于大工作电流之情况,扼流圈的体积比较庞大,用以避免磁饱和。 pi型滤波电路 π型滤波器包括两个电容器和一个电感器,它的输入和输出都呈低阻抗。π型滤波有RC和LC两种,在输出电流不大的情况下用RC,R的取值不能太大,一般几个至几十欧姆,其优点是成本低。其缺点是电阻要消耗一些能量,效果不如LC电路。滤波电容取大一点效果也不错。LC电路里有一个电感,根据输出电流大小和频率高低选择电感量的大小。其缺点是电感体积大,笨重,价格高。现在一般的电子线路的电源都是RC滤波。很少用LC滤波电路.在SoC的电源输入端,常常采用磁珠+电容的pi型滤波电路(如下图),滤除电源上的高频噪声。在模拟器件的电源输出端,常常采用RC的pi型滤波电路,滤除电源上的低频噪声。 

    03-04 205浏览
正在努力加载更多...
广告