-
高速信号处理时，如何控制开关稳压器的脉动？
本文介绍最新的开关稳压器解决方案。开关稳压器纹波电压公式在数字电路处理高速信号时,抖动的要求规格也变得严格,因此,需要减小影响抖动特性的脉动电压。这次,为了将影响抖动特性的开关稳压...
11-29 67浏览 -
-
开关电源是如何稳压的？PWM是怎么调节的？
开关电源是如何稳压的呢？开关电源有24V,12V,5V,等电压，不会随电网电压波动而输出电压变动，这是因为电源芯片可以通过控制PWM占空比进行调节，那么根据什么做调整呢？ 电源芯片要想稳压控制，稳压到多少V，电源芯片它并不知道，只提供一个电压反馈引脚FB，具体稳压到多少，取决于电路的设计，这样电源芯片就很灵活了，可以做成任意电压的电源了。 那么这个电压检测引脚FB要怎么连接呢？直接连到输出端，显示这是不可取的，电源芯片这端属于高压端，输出测属于低压端，通过变压器隔离了，低压输出端很安全，如果把FB引脚直接连到输出端，这样就不会隔离了，会有高压传入风险，如果低压侧接的是一颗CPU，当电路发生损坏，这颗CPU大概率会牺牲。所以要加入隔离电路，光电耦合器正好适用，光电耦合器是线性的元件，当电路设计合理，输入电压等于输出电压，改变内部光敏三极管的导通，光耦内部实际是一个集电极开漏的光敏三极管，通过上拉电阻接到电源，通过控制光耦内部的LED发光强弱，内部光敏三极管集电极即可产生跟输入端相应的电压，实现了开关电源的初级和次级隔离。那么有了隔离的光耦，还是不能正常工作的，光耦只是一个传输信号的作用，它没有检测电压的能力，谁来控制光耦内部LED的发光强度呢，还需要一个元件，TL431。TL431 器件是三端可调节并联稳压器，是一个可以调节的稳压芯片，通过REF引脚电压，TL431的C极会产生一个稳定的电压。，实际TL431内部也是一个三极管，REF电压和Vref电压比较，控制三极管的导通，就可以用TL431的C极控制光耦LED的发光强度了。 那么这个REF又是谁来控制呢，当然是电压控制，这个电压从哪里来？我们要检测输出电压，就要连接到输出电压端，但是输出端是24V，12V，5V，REF要稳压到多少V呢？这就要看电源芯片3842的FB引脚了，这个是有反馈电压要求的。 3842芯片的FB引脚内部接的是一个误差放大器，同相输入端接的是一个2.5V电压基准，FB电压和基准电压比较控制PWM，那么这个FB引脚电压要在2.5V。那么FB引脚需要2.5V的电压，光耦的输出端电压也要为2.5V,光耦输入端为2.5V,那么正好TL431可以稳压到2.5V,那么当REF引脚产生2.5V时，就可以控制光耦的输入端，反馈到电源芯片的FB引脚。 那么输出电压太高，怎么产生2.5V呢，就需要电阻进行分压，因为这里消耗的电流特别小，所以电阻分压就可以满足要求。这里的电阻是要使用精度高的电阻，精度通常是1％。利用分压计算软件，可以得到两个分压电阻的阻值。这样输出电压的变化就可以反馈到电源芯片的FB引脚，通过控制PWM的占空比，这样一个闭环回路就产生了，就可以稳定的控制输出电压。通过改变这两颗电阻的阻值，就可以小范围的改变输出电压。大范围调整电压还需要改变变压器的绕组，不然电源没有带载能力。 这是一个电源的稳压原理。通过分析，我们可以很好理解电源是如何稳压的，也是一环套一环，每个元件都有它的意义。通过对电源稳压原理的分析，我们不光可以维修好电源，还能设计出一款电源。
11-22 87浏览 -
降压转换器中的CM噪声路径和DM噪声路径
本文介绍一种将CM辐射和DM辐射从LTC7818控制的开关稳压器中分离出来的实用方法。知道CM噪声和DM噪声在CE频谱中出现的位置，电源设计人员便可有效应用EMI抑制技术，这从长远来看可以节省设计时间和BOM成本。 图1.降压转换器中的CM噪声路径和DM噪声路径 图1显示了典型降压转换器的CM噪声和DM噪声路径。DM噪声在电源线和返回线之间产生，而CM噪声是通过杂散电容CSTRAY在电源线和接地层（例如铜测试台）之间产生。用于CE测量的LISN位于电源和降压转换器之间。LISN本身不能用于直接测量CM和DM噪声，但它确实能测量电源和返回电源线噪声——分别为图1中的V1和V2。这些电压是在50Ω电阻上测得的。根据CM和DM噪声的定义，如图1所示，V1和V2可以分别表示为CM电压(VCM)和DM电压(VDM)的和与差。因此，V1和V2的平均值就是VCM，而V1和V2之差的一半就是VDM。
11-22 36浏览 -
-
8通道RTD数据采集模块原理图分析
首先是供电部分，采用5V的LDO对输入电压进行降压（我没查到具体型号，用了78L05代替）输入部分有一个SOD4007的肖特基二极管作为防反接，这个还是蛮重要的（防呆），对于输出后的D2瞬态抑制二极管，
11-21 66浏览 -
-
-
还搞不懂反激式开关电源的变压器？先了解下这些关键参数
变压器的设计和选型是反激电路设计的关键，熟悉变压器的内部基本物理原理和关键技术参数，对理解变压器的工作过程和对变压器进行设计、选型有着非常大帮助。 1、什么是磁畴 磁畴（Magnetic Domain）是固体材料中微观磁性结构的一个特定区域，其中的原子或分子的磁矩（磁性矢量）在同一方向上排列，产生一个局部的磁场。磁畴通常是微米或更小尺寸的区域，在整个材料中分布广泛。磁畴的存在解释了许多磁性材料的宏观磁性行为。 磁畴理论是用量子理论从微观上说明铁磁质的磁化机理。所谓磁畴，是指铁磁体材料在自发磁化的过程中为降低静磁能而产生分化的方向各异的小型磁化区域，每个区域内部包含大量原子，这些原子的磁矩都像一个个小磁铁那样整齐排列，但相邻的不同区域之间原子磁矩排列的方向不同。 1907年、铁磁理论的奠基者，法国物理学家皮埃尔-欧内斯特·外斯提出了磁畴概念，认为铁磁材料中的原子具有永磁矩，每个原子就像一条条小磁铁。物质中各原子能克服原子的热运动而使原子的磁矩在一定空间范围内沿特定的方向排列，呈现出均匀的自发磁化，这种自发磁化的小区域称为磁畴或外斯畴。铁磁物质内分成很多个磁畴，磁畴与磁畴之间由磁畴壁间隔开，如图所示。 磁畴示意图 各个磁畴之间的交界面称为磁畴壁，磁畴与磁畴之间由磁畴壁间隔开。这种磁畴壁的结构，可以想象成跟植物细胞一样由细胞壁间隔开。宏观物体一般总是具有很多磁畴，这样，磁畴的磁矩方向各不相同，结果相互抵消，矢量和为零，整个物体的磁矩为零，它也就不能吸引其它磁性材料。也就是说磁性材料在正常情况下并不对外显示磁性。只有当磁性材料被磁化以后，它才能对外显示出磁性。 铁磁体（一般把具有铁磁性的物质被称为铁磁体。很多材料都表现出铁磁性，包括铁、钴、镍等。）中每个磁畴所有原子的磁矩方向都是相同的。但是不同的磁畴之间，他们的自发此话方向是不同的，如图。 磁畴的磁矩方向各不相同 在没有外磁场的情况下，各个磁畴的磁矩方向随机，多个磁畴之间磁矩相互抵消。这时，铁磁体的总磁矩为零。因此在没有外磁场的情况下，铁磁体宏观上表现出总磁矩为零，表现为没有磁性。但如果将一个外磁场靠近铁磁体，使其磁场作用于铁磁体，那么铁磁体内部的各个磁畴的磁矩方向将趋于一致。从而使得整个铁磁体对外显示出磁性，这就是铁磁体磁化的过程。一个磁铁作用于一个没有磁性的铁钉之后，这个铁钉被磁铁吸住时，铁钉被磁化，也呈现出磁性。 随着量子的发展，人们才认识到：原子的磁矩来自电子围绕原子核旋转形成的轨道磁矩，以及电子自转形成的自旋磁矩。磁力显微镜（Magnetic force microscope.MFM）是一种原子力显微镜，通过磁性探针扫描磁性样品，检测探针和磁性样品表面的相互作用以重构样品表面的磁性结构。很多种类的磁性相互作用可以通过磁力显微镜测量，包括磁偶相互作用。 有了磁力显微镜，可以直观地观测到磁畴。磁畴存在的主要原因是材料内部的微观磁性相互作用和磁场能量最小化的趋势。 2、 磁芯的材料 反激变压器的磁芯需要具备一些特定的磁性材料特点，以满足其工作条件和性能需求。以下是适用于反激变压器磁芯的主要特点。 （1）高导磁性：反激变压器通常在高频率下工作，因此其磁芯需要具有高导磁性，以确保高效的能量传输和良好的电感性能。 （2）低涡流损耗：由于反激变压器在高频率下运行，涡流损耗（eddy current loss）是一个重要的考虑因素。因此，磁芯材料应具有低涡流损耗特性，以减小能量损失并降低材料加热。 （3）高电阻率：高电阻率材料有助于降低涡流损耗，因为较高的电阻会减小涡流电流的流动。这有助于确保磁芯在高频率下的稳定性。 （4）低磁滞：低磁滞特性表明材料可以迅速响应变化的磁场，而不会在磁场的反转过程中产生大的磁滞损耗。 （5）高温稳定性：反激变压器可能在高温环境下工作，因此磁芯材料应具有良好的高温稳定性，以防止材料的导磁性能在高温下明显下降。 （6）可调性：一些反激变压器要求磁芯具有可调性，以便调整变压器的工作参数。 基于上述要求，铁氧体材料和粉末铁芯材料通常用于反激变压器的磁芯。这些材料具有适当的导磁性能、低涡流损耗、高电阻率和低磁滞，使它们成为适用于高频率反激变压器的理想选择。选择具体的磁芯材料还取决于变压器的设计和性能要求，以及可用的预算和资源。 3、 什么是气隙 变压器的气隙（Gap）是指在变压器的磁路中有意地引入的空间或间隙，其中不包含铁芯或磁性材料，如图所示。 磁芯气隙的示意图 在变压器的磁路中，主要由两个部分组成：铁芯（Iron Core）和气隙。其中， 铁芯是一个磁性材料的环形或矩形核心，用于增强磁场的传输，铁芯通常由硅钢片或其他高导磁性的材料制成；气隙是指铁芯中的空间或缝隙，其中不包含磁性材料，而是充满了空气或其他非磁性材料；气隙可以是设计中的一个元素，也可以是由于制造过程中的不完美而产生的。 气隙在变压器中的作用包括以下几点。 （1）磁场控制：引入气隙可以改变磁场的分布和强度。通过调整气隙的大小，可以控制变压器的磁场，以满足特定的性能要求。 （2）磁滞控制：气隙可以降低铁芯的整体磁滞特性，因为气隙中不包含磁性材料，所以不容易发生磁滞损耗。 （3）电感控制：气隙的存在可以影响变压器的电感值。通过调整气隙的大小，可以调整变压器的电感，从而改变电流和电压的变换比例。 气隙是变压器设计中的一个重要因素，可用于调整和控制变压器的磁性能和性能特性，以满足不同的应用需求。在设计和制造过程中，工程师会仔细考虑气隙的大小和位置，以确保变压器在特定的工作条件下能够稳定和高效地工作。在高频变压器的设计过程中，为了尽量避免出现磁路饱和的现象，通常会故意在磁芯中柱预留一段气隙，由于该气隙的存在使得磁通无法完全经过磁芯，会在气隙边缘有部分磁通扩散进入磁芯窗口，并切割气隙附近的绕组，在高频条件下产生涡流损耗。 一个圆形磁环，我们绕上线圈，通上正好使磁芯饱和的电流。正好饱和，说明里面所有的磁畴都已经有序排列了，如图所示。 封闭磁环磁畴意图 这时在磁环上开个气隙，去除掉一部分磁芯，那么这一部分磁畴也就被去掉了。原来在气隙处的磁畴是有序排列的，相当于是一个小磁铁，所以对气隙旁边的磁畴的有序排列有正向的作用力，现在被去掉了，所以作用力消失。气隙旁边的磁畴原来是恰好可以全部都有序排列的，现在受到的正向作用力变小了，所以就不能全部有序排列了，磁性变小，进一步导致气隙旁边的磁畴受到的作用力也变小，也没有全部有序排列，这样一个传一个，整个磁芯的磁畴没有有序排列的更多。因此，这个开了气隙的磁环是没有磁饱和的，如图所示。 加了气隙的磁环磁畴示意图 要想使磁畴再次全部有序排列，我们必须通上更大的电流，直到再次饱和，如图所示。 加了气隙的磁环磁畴再次饱和示意图 因此，可以看出，增加气隙，饱和电流增大了。并且从整体上看，磁畴总的有序排列变少，那么产生的磁通也变小了，即磁导率变小了。也可以看出，气隙的增加，从整体上看，弱化了磁畴间的正向相互作用力，因此在没有电流的时候，剩磁变小了。 假定没有气隙时，完全磁饱和对应的磁场强度为Bm（最大磁感应强度），那么加了气隙以后，增大电流，使磁环的所有磁畴再次达到饱和，这时磁场强度应该是多少呢？我们假想一下，磁环里面的所有磁畴在饱和电流时全部排列，也就是最难偏转的那个磁畴在此时正好偏转，无论我们加不加气隙，要使得那个最难发生偏转的磁畴变化到位，就需要最大磁感应强度Bm，所以最难发生偏转的磁畴所在的地方的磁场强度就是Bm。所以加了气隙之后，饱和时的磁场强度还是Bm，相对于之前没有变化。 磁场能量密度为单位体积所包含的磁场能，其公式为B的平方除以2μ，磁芯的储能不变。而气隙处的磁导率μ变成了空气，空气的磁导率一般只有磁环材料的几十分之一到几千分之一，因此，在气隙处的储能密度提升了成百上千倍，如表9.1所示。 表9.1 磁性材料的磁导率 磁导材料 空气 铁氧体 粉末铁芯 磁导率 1 100~15000 10~550 因此，气隙增大了存储能量的能力。 那么气隙是越大越好吗？显然也不是的，因为气隙最大的时候就是没有磁环，也就是空芯电感，理论上空芯电感永不饱和，储能没有上限，只要电流够大。而实际中我们的电流总是有上限的，如果太大导线也承载不了。 事实上，我们说气隙增大了储能上限，说的是在各自都饱和情况下的储能。而在都不饱和的情况下，通上相同的电流，不加气隙的储能更高，因为能量密度公式等于二分之一的μ乘以H的平方，相同电流时，H相同，而不加气隙时磁导率更高。气隙太大，会因为磁导率太低，所以电感感量很增加，所以我们需要选择合适的气隙大小。 4、 什么是漏感 漏感是变压器的初次级在耦合的过程中漏掉的那一部份磁通。变压器的漏感应该是线圈所产生的磁力线不能都通过次级线圈，因此产生漏磁的电感称为漏感。 漏感在哪？虽然印制电路板上的印制导线及变压器的引线端也是漏感的一部分，但大部分漏感在变压器原边侧绕组中，尤其是那些与副边侧绕组有耦合关系的原边侧绕组中，漏磁是泄露到空气中的磁力线，没有通过磁芯传递到副边侧的那部分，如图所示。 磁芯磁力线示意图 漏感是因为变压器一组线圈到另一组磁通量不完全耦合而产生的电感分量。任何初级线圈到次级线圈磁通量没有耦合的部分会表现出一个与初级串联的感性阻抗。漏磁不参与初级线圈和次级线圈的磁耦合能量传递。它们就像是电感，串联在电路里。电感作为阻抗，会产生压降，所以变压器上的实际电压会更小，如图所示。 漏感等效于电感的示意图 在特定应用中，如开关电源和照明整流器，变压器的漏感在产品设计中会产生重要的功能影响。因此，准确的漏感测量对于变压器制造商来说通常是一项重要的步骤。 理论上的理想变压器没有损耗。电压比直接为匝数比，电流比为匝数比的倒数。在实际的变压器中，初级线圈的某些磁通量不会耦合到次级线圈。这些“漏掉”的磁通量不会参与变压器的工作，可以表示为额外的与线圈串联的感性阻抗。 在某些变压器的设计中，漏感必须要在总的电感量占更大的比例，并设定一个小的误差。漏感量比例的增加通常通过在磁芯中引入空气间隙来实现，因而降低磁芯的磁导率以及初级线圈的电感。因此初级线圈与次级线圈磁通量不耦合部分所占的比例也会增加。 那么气隙是否跟漏感有线性关系？ 下面以一个例子来说明变压器漏感与气隙大小的3种关系：不变、变大、变小。 如图9.21所示，假设气隙1、2、3使得磁阻R1=R2=R3，忽略窗口的那少部分磁通，可知Φ=Φ1+Φ2。 磁芯磁力线示意图 存在下面3种情况： （1）增加气隙1，R1>R3，使得Φ1>Φ2，即耦合到Ns的磁通更多，漏感减小。 （2）增加气隙2，R1=R3还是成立，Φ1=Φ2，即耦合到Ns的磁通不变，漏感不变。 （3）增加气隙3，R1
11-19 156浏览 -
分享9个有意思的电路设计
需求回顾：客户在使用产品时，需要考虑DC12V和DC5V两种电压，可同时使用，也可单独使用。那么可能出现三种情况： 1、只有DC12V输入时，电路正常工作； 2、只有DC5V输入时，电路正常工作； 3、当同时输入DC12V和DC5V时，电路正常工作，且5V电压不能影响12V电压源，12V电压也不能影响5V电压源。 很多兄弟就会想：这个简单，其实就是防反接，不是二极管就是MOS管，像上图那样最简单。因为客户需求电流比较大（max=8A），所以最好不要串二极管，不然二极管的功耗会很大，也可以选一个功率大些的二极管，但体积肯定很大，受限于功耗和板框大小，所以二极管不考虑。 总之，要设计一个最简单的电路，但是要实现功能，用的元件最少，最可靠，这样的产品才有竞争力。 电路点评： 电路1 这位兄弟应该是想通过控制三极管的通断，进而控制PMOS的通断。图中三极管画错了，NPN画成了PNP，且发射极应该连接在GND。 当DC12V输入时，NPN三极管导通，引起PMOS导通，12V输出。因为DC12V输入，所以5V串联的PMOS不通，同时体二极管会阻止12V灌入，5V接口无电压流入。 当5V输入时，通过PMOS体二极管输出，PMOS本身是无法导通的，所以全部电流流过体二极管，要知道体二极管流过的电流是有限的，这个是有点问题的。 当两组电压同时输入时，5V电压串联的PMOS也是无法开通的。 总之，电路看起来简单，但是没有达到想要的效果。 电路2 当DC12V输入时，顺着二极管直接就输出。且12V连接到PMOS栅极，栅极被拉高，PMOS关断，体二极管会阻止12V灌入，5V接口无电压流入。 当DC5V输入时，PMOS开通，5V电压输出，由于D1的存在不会倒灌进去DC12V接口。 当两组电压同时输入时，5V电压关断，PMOS的体二极管挡住12V过不来。 图中二极管D3，我觉得是多余的，而且会将PMOS的GS电压钳位在0.7V，导致管子无法开通。 电路3 乍一看，这个电路感觉有点复杂，用了5个MOS管。三种情况供电，两组电压各自回路上的PMOS都会自动打开，因为栅极直接到地，都会形成倒灌，所以这个功能没有实现。 电路4 这个兄弟设计的电路挺好玩的，巧妙的用了一个6V的稳压二极管，这个二极管的作用很大，给人一种不一样的感觉，很有意思。 当DC12V和5V同时输入时，稳压二极管D9导通，三极管Q4基极就有了电压（＞0.7V），Q4导通，这时三极管Q3的基极电压就会拉低，Q3截止，进而Q1，Q2截止，5V断开，同时体二极管会阻止12V的倒灌。 简单说，就是两组电压同时输入时，会断开5V，自动选择高端电压DC12V供电。 但是该电路有一个弊端和一个不确定性。 弊端：只有5V供电时，12V接口也会有5V电压。 不确定性：当先插上5V后，再插入12V时，12V可能会直接倒灌入5V电压。怎么讲？12V上电后，路径12V→D9→Q4，这个回路会把5V拉低从而使两个MOS截止。如果在截止前12V过来，就会直接倒灌入5V电压源。 电路5 这位兄弟设计的电路，按理说应该可以达到要求，电路简单。 电路6 以下这个图就是我设计的，跟上面兄弟的电路差不多。经过上面的分析后，相信大家应该也明白怎么回事了，大家尝试自己分析一下。主要思路就是想达到一个自锁的功能，即：当两路电源同时供电时，关掉其中一路电源，且MOS内部的寄生二极管阻断另一路电源过来（图中阻值可忽略，可调）。我跟一个朋友讨论过这个电路，应该没有什么问题，但是不确认实际使用时会不会出现没有考虑到的地方，如果有疑问，欢迎一起讨论。 电路7 这位兄弟的电路据说已经量产了千万次以上，完全没问题，稍加修改，几乎跟我的电路一样。 电路8 这是我那天在地铁上，无意想到的另一个电路，思路跟上一个电路差不多，大家可自行分析，如果有疑问，欢迎一起讨论。 电路9 还有位兄弟推荐了一款芯片LM74610-Q1，这个芯片主要就是用来驱动外部MOS管，串联电源时可模拟理想二极管，也就是说串联回路基本可以看成零压降，这一点特别友好。 如果大家要用的话，具体的大家去看一下手册，里面的原理，参数，包括参考电路，layout都有讲。这里主要提一点：外部MOS选型的时候，体二极管压降最小电压为0.48V。为什么会有这个要求呢？那是因为电压从0V到0.45V上升的这期间，会给电容Vcap充电，然后这个芯片才会正常工作，从而驱动NMOS打开。如果外部体二极管压降太小，芯片可能就无法正常工作。 这个芯片虽好，但有两个弊端： 1、价格太高，对于成本有要求的，可能不太适用。 2、应用场景比较狭窄，只用在这种特殊场合。如果你用的项目不多，且量不大，基本上没什么优势。 以上都只是对电路进行一个粗略的分析，也可能有我没有考虑到的地方，实际使用还有待验证，请勿直接使用，毕竟没有量产过，硬件出错成本可是很高，本文旨在抛砖引玉。
09-24 219浏览
-
无线前沿新技术与测试技术峰会-线上直播 直播时间：12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间：12月06日 10:00 -
功率表的基础知识及其校准 直播时间：12月10日 10:00 -
提升毫米波信号测试精度 直播时间：12月18日 14:00
- 供需两端复苏，11月中国制造业PMI释放积极信号
- 中国重塑全球电动汽车市场，美欧汽车制造商面临巨大挑战
- 韩系动力电池今年三季度全球市占率降至23.4%，中国企业占据半壁江山
- 全球工厂的机器人密度在七年内翻了一番
- 中国华润集团正式入主长电科技，聘任全华强为董事长
- 8英寸碳化硅扩产竞速，产能过剩拐点即将出现？
- 传三星将在折叠手机中引入玻璃背板
- 美国对东南亚光伏产品征收高额反倾销税，最高税率271%！
- 关注我们
-
扫码关注面包板社区
