在电子产品领域，PCB（Printed Circuit Board，印刷电路板）是极为关键的部件，无论是高速电路、高频电路还是毫米波相关产品，都离不开它。而 PCB 板的加工是一项复杂的系统工程，涵盖 PCB 材料、药水、加工工艺以及线路几何参数等多个方面，其中诸多因素都会对传输线的阻抗造成影响。 一、影响传输线阻抗的因素 （一）线路几何参数 1、线宽 线宽与阻抗成反比关系，即线宽越宽，阻抗越小；线宽越窄，阻抗越大。在生产过程中，若工艺不稳定致使线宽发生变化，那么阻抗也会随之改变。据与众多厂商合作的经验，传输线线宽的变化幅度通常在 10% 左右。将线宽变化类型设为 Gauss 分布，std 设为 10%，利用 ADS CILD 进行仿真分析，结果显示阻抗最低可达 46ohm，最高可达 58ohm。在较长的传输线上，这种极端状态可能会导致回波损耗增大，插入损耗也会相应增加。 2、线长 传输线长度增加时，信号传输路径变长，分布电容和电感也会相应增加，进而导致阻抗发生变化。随着线长的增长，信号在传输过程中受到的影响更为复杂，阻抗的改变也会对信号完整性产生较大影响 。此处说的不是特征阻抗。我们单纯把走线和与参考平面看成是电容关系，随着走线越长，综合出来的电容值也会变大。 3、线间距 线间距增大，线间的耦合电容减小，互感也会有所变化，这会使传输线的阻抗增大。合适的线间距对于控制传输线阻抗以及减少线间干扰至关重要，在 PCB 设计时需要根据具体的电路要求和信号特性来合理设置线间距 。 4、参考平面 参考平面是 PCB 设计中影响传输线阻抗的重要因素。传输线与参考平面之间的距离、参考平面的完整性以及参考平面的材质等都会对阻抗产生影响。当传输线与参考平面的距离减小时，电容增大，阻抗减小；反之，距离增大则阻抗增大。同时，若参考平面存在不连续或分割的情况，会导致传输线的电流分布发生变化，从而改变阻抗。此外，不同材质的参考平面具有不同的电导率和磁导率，也会影响传输线的阻抗特性 。 （二）PCB 材料相关 1、铜箔厚度 在 PCB 产品里，铜厚分为基铜厚度和镀铜厚度。通常基铜相对较为均匀，但也并非绝对；镀铜的均匀性则因工厂稳定性不同而差异较大。镀铜厚度的变化会致使传输线阻抗和损耗改变。假设镀铜的变化范围为 10%，通过 ADS CILD 进行统计分析，结果显示阻抗主要在 49.5 到 51ohm 之间变化，相较于线宽变化对阻抗的影响，其变化区间较小。 2、介质厚度 在 PCB 生产时，介质厚度的变化主要源于原材料、生产过程中的压合以及填胶环节。一旦介质厚度发生变化，不仅会造成阻抗改变，还会影响损耗，严重时甚至会导致传输线出现较大损耗。从仿真结果来看，阻抗变化分布在 44ohm 到 54ohm 之间，变化范围可达 10ohm。 3、介电常数 介电常数对传输线阻抗有着重要影响，一般来说，介电常数与阻抗成反比关系。不同类型的 PCB 板材具有不同的介电常数，即使是同一种板材，其介电常数也可能存在波动，进而影响传输线的阻抗。 4、介质损耗角 介质损耗角同样会对传输线的性能产生作用。 把一块环氧树脂印刷电路板材料(两面都没有覆铜)放到微波炉中，全功率加热1分钟它会被微波显著地加热。同样地，用陶瓷盘子，或者耐热玻璃也放进微波炉，它同样也被加热。事实上，几乎任何绝缘材料都能被微波炉加热。在交变电场环境中被绝缘材料吸收的热量，与这种材料的介电损耗系数(dielectric loss factor)成正比。当绝缘材料作为传输线的绝缘介质时，介电损耗会转化为信号衰耗。介电损耗越高，导致的衰耗越大。 如果我们的信号线附着在电介质基板上，信号是高频变化的交变电磁场，效果跟把基板放在微波炉是一样的情况，只不过能量没有那么大而已。 介电损耗是频率的函数。当数字设备的频率低于1GHz时,通常作为印刷电路板材料的环氧树脂(FR-4)，其介电损耗可以忽略。在高频条件下，FR-4的介电损耗变得很大。对于高频电路，设计者应该选用陶瓷基板材料，如氧化铝。在千兆赫兹的情况下，这类材料的介电损耗系数更好。 （三）加工工艺相关 1、蚀刻因子 由于导体存在一定厚度，在生产过程中蚀刻出的导线并非标准的 “矩形” 结构，而是接近 “梯形”（实际也并非完全梯形）。该梯形的角度会随铜厚变化而改变，铜厚越薄，角度越接近 90°，而这个角度大小会影响阻抗。例如，当角度为 70° 时，阻抗约为 50ohm；当角度为 90° 时，阻抗约为 48.37ohm。 2、蚀刻药水特性 蚀刻药水的特性会影响蚀刻效果，进而影响导线的最终形态和尺寸，对传输线阻抗产生间接影响。 3、加工稳定性 加工稳定性是一个综合因素，它涵盖了生产过程中的多个环节。以传输线线宽为例，如果 PCB 生产过程中工艺不稳定，会导致线宽发生变化。根据与众多厂商合作的经验，传输线线宽的变化幅度通常在 10% 左右。将线宽变化类型设置为 Gauss 分布，std 设置为 10%，利用 ADS CILD 进行仿真分析，结果表明阻抗最低可达 46ohm，最高可达 58ohm。在较长的传输线上，这种极端状态可能会导致回波损耗增大，插入损耗也会相应增加。 二、综合影响分析 在实际生产过程中，影响传输线阻抗的因素并非单一变量变化，而是多个因素可能同时发生改变。当多个因素同时变化时，通过统计分析发现，阻抗主要在 40ohm 到 56ohm 之间变化，这已远远超出一般 50±10% 的要求。由此可见，对于高速高频电路产品或高端产品而言，在整个 PCB 设计和生产过程中，必须严格把控每一种物料、每一个线路几何参数以及每一个加工环节，否则极易导致产品出现意想不到的问题。 PCB工厂一般用于调整走线阻抗的手段有： PCB生产工厂在实现特征阻抗控制时，一般采用以下方法和工艺来确保设计满足信号完整性要求： 1. 选择合适的基板材料 使用具有精确且稳定介电常数（Dk）和介质损耗因子（Df）的材料，如 FR4、Rogers、PTFE 等。 控制基板厚度，以确保层间距离的一致性。 2. 走线宽度与间距控制 使用阻抗计算工具（如 Polar SI8000、ADS、HyperLynx）根据特定的特征阻抗要求（如 50Ω 或 100Ω）计算出走线宽度和间距。 精密的 PCB 生产设备可以将走线宽度和间距精确控制到微米级别。 3. 层叠结构优化 合理设计 PCB 的层数和层间叠层结构，确保信号层与参考地层之间的距离符合阻抗要求。 4. 蚀刻工艺控制 精密控制蚀刻时间和蚀刻参数，避免走线宽度和边缘不规则导致的阻抗变化。 使用化学或激光蚀刻工艺来实现高精度走线。 5. 预补偿设计 考虑制造公差，设计时适当调整走线宽度进行预补偿，以确保成品阻抗接近设计目标。 6. 电镀厚度控制 控制铜层厚度，因为铜的厚度变化会直接影响特征阻抗。 使用电镀后蚀刻工艺或控制化学镀铜厚度来确保一致性。 7. 阻焊层厚度与材料控制 阻焊层的厚度和介电常数会影响特征阻抗，因此需要严格控制阻焊材料的选择和厚度。 8. 阻抗测试与校准 在 PCB 生产过程中，使用阻抗测试仪（如 TDR 测试仪）进行在线或抽样检测。 通过闭环反馈调整生产参数，以优化生产结果。 9. 差分对走线控制 对于差分信号，需要严格控制差分对之间的走线间距、走线长度差（skew）和对称性。
片式多层瓷介电容器（MLCC）除有电容器“隔直通交”的通性特点外，还有体积小、比容大、寿命长、可靠性高和适合表面安装等特点。随着电子行业的飞速发展，作为电子行业的基础元件，片式多层磁介电容器也以惊人的速度向前发展，每年以10%~15%的速度递增。 毫不夸张地说，MLCC是电子大米，不可或缺。当MLCC失效时会导致整个电子系统出现故障，因此本文将MLCC的选型和失效分析做一个简单的科普介绍。 MLCC结构主要包括三大部分:陶瓷介质，金属内电极，金属外电极。而片式多层瓷介电容器它是一个多层叠合的结构，简单地说它是由多个简单平行板电容器的并联体，结构示意图如下所示。 MLCC大致可分为I类（低电容率系列）和II类（高电容率系列）两类，根据温度特性还可以进一步细分，温度特性由EIA规格与JIS规格等制定。 I类MLCC长处是由温度引起的容量变化小，短处是因电容率低不能具有太大容量，因此I类常用于温度补偿、高频电路和滤波器电路等；II类MLCC长处是因电容率高能够具有大容量，短处是由温度引起的容量变化大，因此II类常用于平滑电路、耦合电路和去耦电路等。 MLCC的关键参数为电容值、容差、耐压、绝缘电阻和相关特性曲线等，其中设计人员比较关注电容值、容差、耐压和绝缘电阻这几个参数，但是也要充分考虑MLCC在不同工作温度的容量变化率和DC-Bias效应导致的容量下降问题。 1）电容值：即静电容量，MLCC发展方向是小型化、大容量。 2）容差：在特定条件下测试的容值允许偏差范围，通常通过测试MLCC实际容值来检查是否满足被检MLCC容差是否符合规格要求。 3）损耗角正切（DF）：MLCC的损耗角正切值(Dissipation Factor)，定义为有功功率与无功功率的比值，DF＝tanδ＝ω·C·ESR。II类MLCC具有很高的介电系数和较大的损耗角正切值。DF是一种材料本征特性，是与介质材料、制造工艺等相关的重要质量参数。4）耐压：即介质击穿强度，介质强度表征的是介质材料承受高强度电场作用而不被电击穿的能力，通常用伏特/密尔(V/mil)或伏特/厘米(V/cm)表示。 当外电场强度达到某一临界值时，材料晶体点阵中的电子克服电荷恢复力的束缚并出现场致电子发射，产生出足够多的自由电子相互碰撞导致雪崩效应，进而导致突发击穿电流击穿介质，使其失效。 除此之外，介质失效还有另一种模式，高压负荷下产生的热量会使介质材料的电阻率降低到某一程度，如果在这个程度上延续足够长的时间，将会在介质最薄弱的部位上产生漏电流，这种模式与温度密切相关，介质强度随温度提高而下降。 任何绝缘体的本征介质强度都会因为材料微结构中物理缺陷的存在而出现下降，由于材料体积增大会导致缺陷随机出現的概率增大，因此介质强度反比于介质层厚度；类似地，介质强度反比于MLCC内部电极层数和其物理尺寸。基于以上考虑，需对MLCC进行耐压测试(一般为其工作电压的2.5倍)检查其耐压性能，要求被检MLCC不发生击穿失效。 5）绝缘电阻：绝缘电阻表征的是介质材料在直流偏压梯度下抵抗漏电流的能力，对于陶瓷介质来说，理论上其电阻率是无穷大的，但因为材料原子晶体结构中存在杂质和缺陷会导致电荷载流子出现，因此实际上陶瓷介质的电阻率也是有限的，并非无穷大。MLCC的绝缘电阻取决于介质材料配方、工艺过程（烧结）和测量时的温度，同耐压一样，绝缘电阻会随温度的提高而下降。通过在常温测试MLCC的绝缘电阻可以考核其烧结质量。 5）其他参数：除上述参数外，MLCC设计选用时还需参考相关特性曲线，如电压-电容量变化率特性图、阻抗-频率特性图等。在特定条件下，一个合格的MLCC电容值会表现出“失效”的状态，例如，一个10μF，0603，6.3V的电容在-30℃下直流偏置1.8V时测量值可能只有4μF。 特别重要的，选型除了对规格参数进行确认外，还需要考虑MLCC的质量等级是否与产品质量需求所匹配。传统的MLCC质量等级只有消费级和车规级，但是三星机电因为一些历史故事，因此在消费级和车规级中间增加了工业级的分级。 常见的失效模式主要为短路，导致短路的因素主要有如下几个： 1、制造方面因素 1）介质材料缺陷 介质内空洞：陶瓷粉料内的有机或无机污染、烧结过程控制不当等会导致介质内空洞产生。空洞会使耐压强度降低，发生过电击穿，与电应力过大导致电极融入形貌相似，还会引起漏电，漏电导致器件内部局部发热，进一步降低陶瓷介质的绝缘性能，形成恶性循环，严重时会使MLCC开裂、爆炸甚至燃烧。 介质分层：MLCC烧结为多层材料堆叠共烧，烧结温度高（可达1000℃以上）。层间结合力不强、烧结过程中内部污染物挥发、烧结工艺控制不当都可能导致分层。分层会导致介质击穿引起短路失效，与电应力过大导致电极融入形貌相似。 2）生产工艺缺陷 电极结瘤：电极结瘤会导致耐压强度降低发生击穿，与电应力过大导致电极融入形貌相似。MLCC烧结时温控失调，有机物挥发速率不均衡，严重时会出现微裂纹。这些微裂纹在短时间内可能不影响电气性能，若未在生产环节检验出来，在运输、加工、使用过程中裂纹可能进一步增大。 2、生产工艺方面因素 热应力裂纹形成机制：热应力裂纹是由于机械结构不能在短时间内消除因温度急剧变化所带来的机械张力而形成，这种张力是由热膨胀系数、导热性及温度变化率间的差异所造成。热应力产生的裂纹主要分布区域为陶瓷体靠近端电极的两侧，常见表现形式为贯穿陶瓷体的裂纹，有的裂纹与内电极呈现90°。这些裂纹产生后，多数情况下在刚刚使用时整机可正常工作，但使用一段时间后，裂纹内部会不断进入水汽或离子，在外加电压的情况下，致使两个端电极间的绝缘电阻降低而导致电容器失效。 焊接导致的热应力失效：焊接是MLCC焊盘承受热冲击比较严重的情况，此时会出现焊接导致的热应力失效。主要由于器件在焊接（特别是波峰焊）时承受温度冲击所致，不当返修也是导致温度冲击裂纹的重要原因。 3、应用不当因素 温度过高：MLCC工作环境温度过高时，导致电容值下降、漏电流增大等现象。 电压过高：MLCC的额定工作电压是在一定条件下得出的，超过额定电压使用会使电容器内部的电场强度增大，导致介质击穿。 频率过高：当频率过高时，电容器的阻抗会减小，导致电流过大，使电容器发热严重，甚至烧毁。并且高频下电容器的介质损耗也会增大，降低电容器的使用寿命。 机械应力：MLCC在安装和使用过程中受到机械应力（如振动、冲击等）作用时，可能导致电容器内部的电极断裂、介质破碎等现象。MLCC抵抗弯曲能力比较差，在器件组装过程中（如贴片对中、工艺过程中电路板操作、流转过程中的人、设备、重力等因素、通孔元器件插入、电路测试、单板分割、电路板安装、电路板定位铆接、螺丝安装等操作）任何可能产生弯曲变形的操作都可能导致器件开裂。这种裂纹一般起源于器件上下金属化端，沿一定方向扩展。 湿度和腐蚀性环境：湿度过高可能使电容器内部的介质吸湿，导致电容值下降；腐蚀性环境可能腐蚀电容器内部的电极和介质，使电容器失效。 失效分析流程与方法： 1、电特性测试：使用LCR电桥进行容值和DF值的测试，使用绝缘测试仪测试绝缘耐压，通常MLCC失效样品以短路为主。 2、外观检查：通常进行6面检查，检查是否有明显的异常。 3、故障点粗定位：使用Thermal进行故障点定位，如果没有该步骤直接进入到步骤4也可，但通过故障点粗定位可以大致了解故障点位置，以便清楚的掌握切片观察的位置。 4、制样切片，缺陷观察：本文将介绍最常见的集中典型的故障形貌。 1）“EOS过电形貌”：通常是点失效，会伴随着二次损伤导致分层或者裂纹 案例1：点击穿短路，由点向两侧延伸 案例2：点击穿短路，发热导致发生二次损伤，形成介质分层形貌 怎么判断是过电压还是物料缺陷导致的“EOS”：对于MLCC来说，发生电击穿除了与电场强度有关外，还与其内部电极的边缘电场畸变有更为直接的关系。在MLCC的内部，电场分布情况见下左图所示。在A、B两点的左侧，邻近的两个金属电极平行相对，是典型的平板电容器结构，内部分布着均匀电场E1；在A、B两点的右侧，上面一层是短电极，金属电极层在A点被陶瓷介质阻断，与相邻外电极CD不相连，下面一层金属长电极与外电极在C点紧密连接，这种长短不齐的结构造成了电场畸变，使之在ABCD区域内为非均匀电场。在陶瓷介质中取两个柱形高斯闭合面，详见下右图。 两个柱状高斯闭合面一个是在均匀电场内的长方形柱体，另一个是在非均匀电场但与均匀电场交界的梯形柱体。两个柱体的上下底面均与金属电极平行，下底S4、S5取在金属电极层内，上底S1、S2取在陶瓷介质中并靠近金属电极层。设金属电极层内的电荷密度均为σ。 对于均匀电场内的长方体柱体，在金属下电极层内E=0、D=0（注：D代表电位移矢量），故S5上无通量；侧壁可视作电力管，与电力线平行，也无通量，唯一有通量的是在S1面。则包围在此闭合高斯面内的自由电荷Q1=σ*S5，它分布在短电极下侧的表面上，按照有介质时的高斯定理： ΦSD1dS=Q1=σ*S5=D1S1 （1） 式中D1为均匀电场E1中的电位移矢量。 同理，对于非均匀电场内的梯形柱体，在金属下电极层内E=0、D=0，故S4上无通量；侧壁亦可视作电力管，与电力线平行，也无通量，只有在S2面上有通量，包围在此闭合高斯面内的自由电荷Q2=σ*S4： ΦSD3dS=Q2=σ*S4 （2） 式中D3为均匀电场E3中的电位移矢量，当S2中的边长b取足够小，则D3可近似为均匀，同时考虑到D3与S2的外法线方向存在夹角θ，则有： ΦSD3dS=D3S2cosθ=Q2=σ*S4 （3） 如令S4=S5，由于金属电极内的电荷密度σ处处相等，则Q1=Q2，则有： D1S1= D3S2cosθ （4） 根据电位移矢量公式D=εE，则有： E1S1= E3S2cosθ→S1/S2= E3*cosθ/E1= E2/E1 （5） 因为b足够小，S2很小，因此S1/S2>>1，可得出E2>>E1。说明在A点的电场强度E2远大于均匀电场E1。上述分析仅针对下电极BC段，其实外电极CD段的E4对E2方向上的电场强度也有贡献，所以A点的实际电场强度比所分析的E2还要强。 所以，如果是过电压导致的失效，故障点基本上是发生在A点，故障复现验证结果可以佐证，详见下图。 注：通过此理论，可以对故障可能原因进行一个初步的判断。2）机械应力导致的失效形貌案例1：最常见的MLCC机械应力失效，通常为典型的45°裂纹。案例2：撞件导致MLCC失效。
导电孔Via hole又名导通孔，为了达到客户要求，线路板导通孔一般需要塞孔，经过大量的实践，改变传统的铝片塞孔工艺，用白网完成线路板板面阻焊与塞孔。生产稳定，质量可靠。 Via hole导通孔起线路互相连结导通的作用，电子行业的发展，同时也促进PCB的发展，也对印制板制作工艺和表面贴装技术提出更高要求。Via hole塞孔工艺应运而生，同时应满足下列要求： （一）导通孔内有铜即可，阻焊可塞可不塞； （二）导通孔内必须有锡铅，有一定的厚度要求（4微米），不得有阻焊油墨入孔，造成孔内藏锡珠； （三）导通孔必须有阻焊油墨塞孔，不透光，不得有锡圈，锡珠以及平整等要求。 随着电子产品向“轻、薄、短、小”方向发展，PCB也向高密度、高难度发展，因此出现大量SMT、BGA的PCB，而客户在贴装元器件时要求塞孔，主要有五个作用： （一）防止PCB过波峰焊时锡从导通孔贯穿元件面造成短路；特别是我们把过孔放在BGA焊盘上时，就必须先做塞孔，再镀金处理，便于BGA的焊接。 （二）避免助焊剂残留在导通孔内； （三）电子厂表面贴装以及元件装配完成后PCB在测试机上要吸真空形成负压才完成：（四）防止表面锡膏流入孔内造成虚焊，影响贴装；（五）防止过波峰焊时锡珠弹出，造成短路。 导电孔塞孔工艺的实现 对于表面贴装板，尤其是BGA及IC的贴装对导通孔塞孔要求必须平整，凸凹正负1mil，不得有导通孔边缘发红上锡；导通孔藏锡珠，为了达到客户的要求，导通孔塞孔工艺可谓五花八门，工艺流程特别长，过程控制难，时常有在热风整平及绿油耐焊锡实验时掉油；固化后爆油等问题发生。 现根据生产的实际条件，对PCB各种塞孔工艺进行归纳，在流程及优缺点作一些比较和阐述：注：热风整平的工作原理是利用热风将印制电路板表面及孔内多余焊料去掉，剩余焊料均匀覆在焊盘及无阻焊料线条及表面封装点上，是印制电路板表面处理的方式之一。 一 、热风整平后塞孔工艺 此工艺流程为：板面阻焊→HAL→塞孔→固化。采用非塞孔流程进行生产，热风整平后用铝片网版或者挡墨网来完成客户要求所有要塞的导通孔塞孔。塞孔油墨可用感光油墨或者热固性油墨，在保证湿膜颜色一致的情况下，塞孔油墨采用与板面相同油墨。此工艺流程能保证热风整平后导通孔不掉油，但是易造成塞孔油墨污染板面、不平整。客户在贴装时易造成虚焊（尤其BGA内）。所以许多客户不接受此方法。 二 、热风整平前塞孔工艺 2.1 用铝片塞孔、固化、磨板后进行图形转移 此工艺流程用数控钻床，钻出须塞孔的铝片，制成网版，进行塞孔，保证导通孔塞孔饱满，塞孔油墨塞孔油墨，也可用热固性油墨，其特点必须硬度大，树脂收缩变化小，与孔壁结合力好。工艺流程为：前处理→ 塞孔→磨板→图形转移→蚀刻→板面阻焊 。用此方法可以保证导通孔塞孔平整，热风整平不会有爆油、孔边掉油等质量问题，但此工艺要求性加厚铜，使此孔壁铜厚达到客户的标准，因此对整板镀铜要求很高，且对磨板机的性能也有很高的要求，确保铜面上的树脂等彻底去掉，铜面干净，不被污染。许多PCB厂没有性加厚铜工艺，以及设备的性能达不到要求，造成此工艺在PCB厂使用不多。 2.2 用铝片塞孔后直接丝印板面阻焊 此工艺流程用数控钻床，钻出须塞孔的铝片，制成网版，安装在丝印机上进行塞孔，完成塞孔后停放不得超过30分钟，用36T丝网直接丝印板面阻焊，工艺流程为：前处理——塞孔——丝印——预烘——曝光一显影——固化 用此工艺能保证导通孔盖油好，塞孔平整，湿膜颜色一致，热风整平后能保证导通孔不上锡，孔内不藏锡珠，但容易造成固化后孔内油墨上焊盘，造成可焊性不良；热风整平后导通孔边缘起泡掉油，采用此工艺方法生产控制比较困难，须工艺工程人员采用特殊的流程及参数才能确保塞孔质量。 2.3 铝片塞孔、显影、预固化、磨板后进行板面阻焊 用数控钻床，钻出要求塞孔的铝片，制成网版，安装在移位丝印机上进行塞孔，塞孔必须饱满，两边突出为佳，再经过固化，磨板进行板面处理，其工艺流程为：前处理——塞孔一预烘——显影——预固化——板面阻焊由于此工艺采用塞孔固化能保证HAL后过孔不掉油、爆油，但HAL后，过孔藏锡珠和导通孔上锡难以完全解决，所以许多客户不接收。 2.4 板面阻焊与塞孔同时完成 此方法采用36T（43T）的丝网，安装在丝印机上，采用垫板或者钉床，在完成板面的同时，将所有的导通孔塞住，其工艺流程为：前处理--丝印--预烘--曝光--显影--固化此工艺流程时间短，设备的利用率高，能保证热风整平后过孔不掉油、导通孔不上锡，但是由于采用丝印进行塞孔，在过孔内存着大量空气，在固化时，空气膨胀，冲破阻焊膜，造成空洞，不平整，热风整平会有少量导通孔藏锡。目前，我公司经过大量的实验，选择不同型号的油墨及粘度，调整丝印的压力等，基本上解决了过孔空洞和不平整，已采用此工艺批量生产。
人工智能对高性能、可持续计算和网络硅片的需求无疑增加了研发投入，加快了半导体技术的创新步伐。随着摩尔定律在芯片层面的放缓，人们希望在 ASIC 封装内封装尽可能多的芯片，并在封装层面获得摩尔定律的好处。 承载多个芯片的 ASIC 封装通常由有机基板组成。有机基板由树脂（主要是玻璃增强环氧层压板）或塑料制成。根据封装技术，芯片要么直接安装在基板上，要么在它们之间有另一层硅中介层，以实现芯片之间的高速连接。有时在基板内嵌入互连桥而不是中介层来提供这种高速连接。 有机基板的问题在于它们容易出现翘曲问题，尤其是在芯片密度较高的较大封装尺寸中。这限制了封装内可封装的芯片数量。这时，玻璃基板可能会成为改变游戏规则的利器！ 目前，国内从事先进封装的玻璃基板工厂大多还未进入量产阶段，多数仍处于研发阶段。他们正在解决玻璃与金属层的结合力问题、填孔问题，以及未来更高层数的可靠性问题。预计到2025年底或2026年，这些工厂才能达到量产水平。在此之前，大部分工作仍将集中在研发上。 四大关键技术挑战 玻璃基板技术虽然具有巨大的潜力和优势，但要实现其在先进封装领域的广泛应用，仍需克服众多技术挑战。 高精度通孔 玻璃通孔成孔技术是制约TGV发展的主要困难之一。 TGV 通孔的制备需要满足高速、高精度、窄节距、侧壁光滑、垂直度好以及低成本等一系列要求，如何制备出高深宽比、窄节距、高垂直度、高侧壁粗糙度、低成本的玻璃微孔一直是多年来各种研究工作的重心。目前主流的玻璃通孔加工成型方法有喷砂法、聚焦放电法、等离子刻蚀法、激光烧蚀法、电化学放电法、光敏玻璃法、激光诱导刻蚀法等。综合比较各种玻璃通孔制造技术，激光诱导刻蚀法具有低成本优势，有大规模应用前景。 然而，尽管单个或少量孔的制作可能较为简单，但当数量增加到数十万个时，难度会以几何级数增长。这也是许多TGV未能达到预期效果的原因之一。此外，如何测试每个通孔的良率或尺寸精度，也是我们需要考虑的问题。目前来看，除了玻璃基板的先进板厂在研发之外，进程比较快的是那些原本从事光电或玻璃相关工艺的工厂。 高质量金属填充 TGV 孔径较大，且多为通孔，电镀时间长、成本高；另一方面，与硅材料不同，由于玻璃表面平滑，与常用金属（如 Cu）的黏附性较差，容易造成玻璃衬底与金属层之间的分层现象，导致金属层卷曲甚至脱落等现象。 目前，金属填孔TGV主要有两种工艺：一是铜浆塞孔工艺，二是电镀工艺。这两种工艺在应用场景、材料成本和性能上存在差异。选择何种工艺取决于孔径、深宽比以及对电阻率和电导率的要求。值得一提的是，铜浆塞孔技术相较于电镀工艺具有独特优势，但可能在电导率方面存在较大劣势。 高密度布线 另一个制约玻璃基板技术应用的关键因素是高密度布线。尽管有不少公司能够较好地完成玻璃基板的填孔或TGV工艺，但真正挑战在于完成玻璃通孔的制备后，如何通过布线来实现电气连接，将其制成一个完整的玻璃基板或玻璃基interposer，并且在有实际应用场景时实现高密度布线。 传统的工艺方法可能包括半加成法，以及将现有的有机基板电路制作模式应用到玻璃基板上，即将有机的BT层转化为玻璃级别的层以提供支撑。其他部分则采用完整的有机基板电镀层制作方法，最后通过进一步的压合或其他工艺进行整合，这可能是板厂常用的一些手段。 但由于半加成工艺法在线宽小于5μm的时候会面临许多挑战，如在窄间距内刻蚀种子层容易对铜走线造成损伤且窄间距里的种子层残留易造成漏电。针对表面高密度布线也有不同工艺路线的探索。 至于先前提到的专注于玻璃机的LED场景的公司，它们可能会在玻璃机的TGV和填孔工序完成后，应用晶圆中道工艺，包括RDL工艺和CTT工艺来进行制作。海外还有一种新的技术，即多层RDL直接栅板转移技术。尽管这一技术目前尚未得到广泛应用，但也是未来的一个技术方向之一。 此外纳米压印，尤其是在晶圆制造方面，佳能已取得了一定的应用成果。未来，业界期望能够在玻璃基板电路的制作上找到更多应用场景。 键合技术 玻璃基板关键技术之四为键合技术，目前Chiplet的D2W及Flip Chip键合工艺主要分为三大类。 Reflow回流焊键合工艺： 回流焊炉可以批量焊接产品，并且随着技术水平的提升，bump pitch>80μm已不再是难题。但是缺点也很明显，热应力导致的翘曲极大，回流焊过程中高温和低温的波动可能会导致产品发生较大变形。尤其是当芯片面积接近基本面积时，整个焊盘也会变得极大。这也是为什么在做更大密度的先进封装芯片集成时，必须使用更大尺寸的封装，因为有机基板的翘曲极限无法满足PCB板的间隔要求。因此需要用玻璃基板来代替有机基板。 TCB热压焊键合工艺： 以100°C/s的升温速率和-50℃℃/s的降温速率对焊点进行快速焊接，bump pitch>10μm。 LAB激光辅助键合工艺： 产生尖锐且均匀的激光束，能够以极高的升温速度选择性地加热目标区域，通常焊接时间在1s内。bump pitch>40μm。
外观长这样，长长的，类似面包 7KW充电枪，腾势的LOGO，充电枪的质感不错拆开后面盖板： 拆开顶部面盖，粘的还真牢靠，费了老大的劲了卡扣还挺多，里面电路板一览无余刷卡小板正反面 灯板： 4G模块：主控板： 整个充电桩无论是材质还是电子器件用料还是不错的，质感很扎实！
虽然是老生常谈的知识了，但对于很多刚毕业的学生来说，有相当的一部分是不知道“工艺边”到底是个啥？其实也很容易理解，在校期间很多都是以做样板为主，都是自己手焊的样板，很少有机会接触到上机SMT这些环节，而且现在的PCB板厂也都能提供加工艺边的服务，那在这种情况下，能接触的机会就更少了！ 那工艺边到底是干嘛用的？ 主要目的就是为了辅助SMT贴片和焊接插件，在PCB进入波峰焊环节和SMT环节时，有一条轨道会平稳的夹住PCB板使其跟随传送带进行操作，如果PCB没有预留工艺边，那PCB板边的器件就会被轨道遮挡或者形成干涉，甚至会造成撞件，损坏板子上的电子器件。如下图1所示： 工艺边设计规范 （1）如果PCB板边缘5mm以内有贴片器件，那这个时候就需要加工艺边（这种是最常见的，具体要求可以咨询PCB加工厂的工程师），工艺边宽度范围是5~8mm，一般都是5mm。 （2）工艺边多采用V-CUT(V割)的方式，PCB设计时要保证V割距铜面、导线/焊盘等需要距V割中心线0.4MM以上，以避免V割时露铜伤线。 （3）工艺边内不能放置器件，焊盘，过孔和走线，而且插件和贴片器件实体不能进入到工艺边的上空。 总结：由于工艺边也是算在总面积里面的，成本会增加，所以在设计时工程师应该提前咨询板厂工程师，在能保证可制造性的前提下，能省则省，不能铺张浪费，毕竟工艺边一般生产完之后就没别的用处了。
今天还是接着分享PCB相关的吧！来点简单的！TF卡布局走线应该注意的地方。 一：布局因为TF卡是要经常进行插卡和取卡的，所以人性化设计都是把TF卡槽放置在板边，也就是靠近外壳结构边上。二：静电防护还是和上两篇文章一样（USB和HDMI的文章）：HDMI高清接口PCB走线细节分享！USB2.0~3.0 PCB布局走线细节分享！TF卡槽也是人体常接触到的地方，静电防护措施必不可少，且要ESD管靠近TF卡槽放置。还需注意ESD的结电容大小，一般SD V3.0模式的建议选择1pF左右的ESD，SD V2.0的可选择9pF左右的ESD。TF卡的去耦电容需要靠近卡槽放置三：阻抗匹配老生常谈了，TF卡单端信号线也需要做50ohm±10%的阻抗要求，同理都是需要根据板厂给的板材和叠层参数来计算出合适的阻抗。计算软件SI9000。四：走线（1）TF卡采用SDIO接口和主控进行通讯，所有SDIO信号都必须走在一起，且建议和其他外围保持一定的距离，最好能进行包地处理，和离主控的位置尽量近。（2）SDIO_CLK时钟线需要单独包地，建议在时钟线上串入一个22Ω的电阻，且电阻要靠近主控。（3）SDIO所有信号线都需要先经过ESD管才能给到主控，不能采用并联的方式接入ESD管，这个要注意，上一篇USB文章有强调过：USB2.0~3.0 PCB布局走线细节分享！（4）所有SDIO信号线长度小于4inch内，而且SDIO_CLK和DATA/CMD之间的延迟控制在120mil以内。（5）SDIO需要保持完整地平面，尽量避免通孔切断信号回流路径的现象。
USB口想必大家都知道，应该是日常生活中接触最多的接口了，常见的地方就是电脑。 那在板卡设计的时候，USB应该注意些什么？（这里不对原理图展开讲解） （1）首先就是阻抗匹配，USB2.0在满速的状态下速率能达到480Mbps，USB3.0最大能达到5Gbps，故在PCB走线前一定要提前根据板厂给的板材和叠层参数来计算出合适的阻抗，USB阻抗一般控制在90ohm±10%即可。计算的软件可以使用SI9000。 （2）布局，USB接口一定要加ESD管的，人体经常接触的地方，一定要做好防静电措施，且ESD管一定要靠近USB口放置，这个也是很多新手小伙伴常犯的错误，包括之前讲过的HDMI接口也是一样，详情可以戳这里： HDMI高清接口PCB走线细节分享！ （3）做等长处理，USB是差分信号，长度一旦相差太多，会直接影响到时序，造成信号质量问题。USB组内误差建议控制在±5mil左右。 （4）USB差分对尽量少换层，如果实在需要做换层处理，需要在过孔处加上一对回流地过孔。 （5）差分对做包地处理，而且每隔一段距离要打上一个回流地过孔。 （6）从USB口出来的差分对一定要先经过ESD管才能接到后端，而且ESD不能以并联的形式接到差分线上。 （7）USB2.0和USB3.0对比表如下：
扫码关注面包板社区
