资料
  • 资料
  • 专题
  • 所需E币:4
    下载:1
    大小:2.1MB
    时间:2020.11.19
    上传者:xgp416
    无线充电发射端控制SoC芯片IP6808资源大小:2.1MB[摘要]IP6808是一款无线充电发射端控制SoC芯片,兼容WPCQiv1.2.4最新标准,支持A11线圈,支持5W、苹果7.5W、三星10
  • 所需E币:0
    下载:1
    大小:4.39MB
    时间:2020.11.19
    上传者:xgp416
    3DintegrationNoC资源大小:4.39MB[摘要]现场可编程门阵列(FPGAs)的详细路由是一个新的和困难的问题,因为可用于路由的布线段只能以有限的方式连接在一起。
  • 所需E币:2
    下载:0
    大小:3.65MB
    时间:2020.11.19
    上传者:xgp416
    近阈值电压的发展现状及其设计模式资源大小:3.65MB[摘要]DynamicVoltageFrequencyScaling,动态调节电压与频率,以减小功耗
  • 所需E币:0
    下载:2
    大小:6.35MB
    时间:2020.11.19
    上传者:xgp416
    考虑栅氧化层SBD,NBTI和MOSFET的SRAM稳定性分析资源大小:6.35MB[摘要]对超薄栅氧化物,采用软击穿(SBD)技术广泛研究,但没有完全集成到电路可靠性模拟。使用一个6TSRAM单元作
  • 所需E币:0
    下载:1
    大小:2.41MB
    时间:2020.11.19
    上传者:xgp416
    CPF-Si2CommonPowerFormatSpecification资源大小:2.41MB[摘要]芯片应用向消费性应用的转变,以及最新工艺技术的变化,使得power成为全球大多数芯片的主要设计标
  • 所需E币:4
    下载:0
    大小:13.29MB
    时间:2020.11.19
    上传者:xgp416
    3DIC堆叠技术资源大小:13.29MB[摘要]前言个人电脑、手机、音乐播放器、游戏系统、相机和flash媒体等消费需求强劲,推动了电子系统市场的爆炸性增长。这些电子系统的设计和制造是通过将单个集成电
  • 所需E币:5
    下载:0
    大小:11.16MB
    时间:2020.11.19
    上传者:xgp416
    Encounter使用说明资源大小:11.16MB[摘要]以一32位流水线加法器设计为例,需要的文件包括:综合后的网表netlist.v。综合后的约束文件netlist.sdc,注意需要将该文件中的端
  • 所需E币:2
    下载:6
    大小:139.45KB
    时间:2020.11.18
    上传者:丸子~
    利用Cadence_Allegro进行PCB级的信号完整性仿真
  • 所需E币:0
    下载:1
    大小:2.45MB
    时间:2020.11.18
    上传者:xgp416
    基于SystemC和UML的语音备忘器设计资源大小:2.45MB[摘要]随着VLSI的集成度越来越高,设计也越趋复杂。传统的设计方法如原理图输入、HDL语言描述在进行复杂系统设计时,设计效率往往比较低
  • 所需E币:0
    下载:1
    大小:791.52KB
    时间:2020.11.18
    上传者:xgp416
    DC2008—license制作和启动配置文件资源大小:791.52KB[摘要] DC2008—license制作和启动配置文件License制作是很最关键的,没有license软件肯定没法
  • 所需E币:3
    下载:1
    大小:1.1MB
    时间:2020.11.18
    上传者:xgp416
    Cadence_Tutoria资源大小:1.1MB[摘要]您将创建一个8位加法器多表原理图。你将在图1和图2上创建4位的示意图。1打开一个名为“adder8”的新示意图和库“adder8”2。在[制作
  • 所需E币:4
    下载:0
    大小:3.62MB
    时间:2020.11.18
    上传者:xgp416
    一文了解综合与DesignCompiler资源大小:3.62MB[摘要]综合是前端模块设计中的重要步骤之一,综合的过程是将行为描述的电路、RTL级的电路转换到门级的过程;DesignCompiler是
  • 所需E币:4
    下载:3
    大小:968.16KB
    时间:2020.11.18
    上传者:xgp416
    CadenceNCVerilog仿真教程资源大小:968.16KB[摘要]这个手册将向你介绍使用NC-Verilogsimulator和SimVision。本文使用的是一个用Veilog硬件编程语言编
  • 所需E币:4
    下载:0
    大小:2.37MB
    时间:2020.11.18
    上传者:xgp416
    Linux设计SOC的一些基础知识分享资源大小:2.37MB[摘要]事实上,大多数(如果不是所有)开源应用程序通常都是在诸如emacs(受人尊敬的用户环境和程序编辑器)、gcc(官方GNUC编译器)和
  • 所需E币:0
    下载:1
    大小:3.23MB
    时间:2020.11.18
    上传者:xgp416
    Encounter用户指南PDF文档资源大小:3.23MB[摘要]I/Oassignmentfile定义I/Opad单元和管脚的组成规则。文件基于规则指定exactlocation,globalspa
  • 所需E币:4
    下载:0
    大小:1.38MB
    时间:2020.11.18
    上传者:xgp416
    深入研究MPEG4标准及其建议的视频解码模型资源大小:1.38MB[摘要]如今信息技术飞速发展,人们对多媒体,特别是包含有大量信息的数字视频的需求也越来越大。同时,超大规模集成电路技术fvLSI)、可
  • 所需E币:4
    下载:2
    大小:1.88MB
    时间:2020.11.18
    上传者:xgp416
    JTAG的理论研究和设计实现资源大小:1.88MB[摘要]边界扫描技术是符合IEEE规范的一种测试方法,JTAG设计的实现降低了测试的复杂度、提高了质量及缩短面市时问。适合进行超大规模集成电路的测试。