哪些应用可以使用LVDS隔离?
mouser 2021-02-23

对处于恶劣环境中的外部接口需要予以电流隔离,以增强安全性、功能性或是抗扰能力。这包括工业测量和控制所用数据采集模块当中的模拟前端,以及处理节点之间的数字接口。

低压差分信号传输(LVDS)是一种在更高性能转换器和高带宽FPGA或ASICI/O中常用的高速接口。差分信号传输对于外部电磁干扰(EMI)具有很强的抑制能力(因为反相与同相信号之间的互相耦合所致),同时也相应地可以将任何因为LVDS信号传输所造成的EMI最小化。在LVDS接口上增加隔离是一种透明解决方案,可以将其插入高速和精密测量以及控制应用的现有信号链当中。

当今有哪些选择?

对于转换器和处理器接口的电流隔离,同光耦合器相比,标准数字隔离器是快得多、鲁棒且更为可靠的解决方案。然而,支持高速或精密转换器的典型LVDS数据速率为数百Mbps,但最快速的标准数字隔离器最多支持150 Mbps。

为了支持更高带宽的隔离,系统设计者当前已转向定制化设计密集型解决方案,像是解串行化或利用变压器、电容器的分离方案。这些方案会增加成本与设计时间,解串行化方案甚至可能需要外加一组简单的FPGA,其目的仅仅是为了实现隔离功能。

变压器和电容器需要对LVDS信号加以谨慎的信号调理,由此得到的应用和数据速率特定的解决方案将需要交流平衡编码。进一步的解决方案是使用光纤通信链路,但考虑到成本和更高的复杂度,这更适合于数Gb的需求。图1所示为高速隔离的各种方案选择,以价值主张(依据设计的难易和成本)相对于方案的最大速度所绘制。

“”图1. 隔离器实施的价值主张与隔离器速度的关系

作为对比(如图2所示),ADI公司已经推出了一系列直接可用的LVDS隔离器:ADN4650/ADN4651/ADN4652,采用针对高达600Mbps速率而增强的iCoupler®技术。

“”图2. ADN4651600 Mbps LVDS隔离器框图

除了TIA/EIA-644-ALVDS兼容I/O之外,其完整的隔离器信号链是全差分式,实现了高抗扰能力及低辐射的解决方案。它提供两个隔离式LVDS通道,一个发射一个接收(ADN4651,ADN4652相反),或是两个发射或接收(ADN4650)。内部高速电路以2.5 V电压工作,工业系统中可能没有这种供电轨,因此其内置图3所示的低压差稳压器(LDO)以支持单一宽体SOIC解决方案,即使采用3.3 V电源供电也无妨。

这些新型LVDS隔离器是否是直接可用的解决方案?

为了保证这些LVDS隔离器能够插入转换器至处理器的接口中,或是以高达600 Mbps运行的处理器内链路中,ADN465x系列有着超低抖动的精密时序。这点相当重要,因为在600 Mbps下,单位间隔(UI,例如位时间)只有1.6 ns,因此边缘上的抖动必须非常小,以便接收器件有足够的时间去对位进行采样。ADN465x的典型总抖动为70 ps,或在600 Mbps下小于5% UI,假设误码率为1×10-12。

如何量化抖动?

查看抖动的最基本方法是用差分探针去测量LVDS信号对,并且上升沿和下降沿上均要触发,示波器设定为无限持续。这意味着高至低和低至高的跃迁会相互迭加,因此可以测量交越点。交越宽度对应于峰峰值抖动或截至目前所测得的时间间隔误差(TIE)(比较图3所示的眼图和直方图)。有一些抖动是随机来源(像是热噪声)所导致,此随机抖动(RJ)意味着示波器上所看到的峰峰值抖动会受到运行时间的限制;随着运行时间增加,直方图上的尾巴会升高。

“”图3a. ADN4651的眼图
“”图3b. ADN4651的直方图

相比之下,确定性抖动(DJ)的来源是有界限的,例如脉冲偏斜所导致的抖动、数据速率相关抖动(DDJ)和符码间干扰(ISI)。脉冲偏斜源于高至低与低至高传播延迟之间的差异。这可以通过偏移交越实现可视化,即在0 V时,两个边沿分开(很容易通过图3中直方图内的分隔看出来)。DDJ源于不同工作频率时的传播延迟差异,而ISI源于前一跃迁频率对当前跃迁的影响(边沿时序在一连串的1秒或0秒与1010模式码之后通常会有所不同)。

为了完整地估算特定误码率下的总抖动(),RJ与DJ可以依据测量得到的TIE分布所适配的模型来计算。此类模型中的一种是双狄拉克模型,它假设高斯随机分布与双狄拉克δ函数卷积(两个狄拉克δ函数之间的分隔距离对应于确定性抖动)。对于具有明显确定性抖动的TIE分布而言,该分布在视觉上近似于此模型。有一项困难是某些确定性抖动会对高斯分量带来影响,亦即双狄拉克函数可能低估确定性抖动,高估随机抖动。然而,两者结合仍能精确估计特定误码率下的总抖动。

RJ规定为高斯分布模型中的1 σ rms值,若要推断更长的运行长度(低BER),只需选择适当的多σ,使其沿着分布的尾端移动足够长的距离(1×10-12位错误需要14 σ)即可。接着加入DJ以提供的估计值。对于信号链中的多个元件,与其增加会导致高估抖动的多个TJ值,不如将RJ值进行几何加总,将DJ值进行代数加总,这样将能针对完整的信号链提供更为合理的完整估计。

ADN4651的RJ、DJ和全都是分别指定的,依据多个单元的统计分析提供各自的最大值,藉以确保这些抖动值在电源、温度和工艺变化范围内都能维持。

不同LVDS接口如何仰赖精密数据跃迁?

典型接收器可以容许10%至20% UI的抖动,举例来说,利用ADN465x隔离外部LVDS端口将能使工业背板在PLC与I/O模块间的缆线上安全地延伸。最大缆线距离取决于容许数据速率、缆线结构以及连接器类型,但在较低数据速率(例如200 Mbps)且使用高速连接器和适当的屏蔽双绞线时,数米缆线长度是有可能实现的。

ADC接口通常利用LVDS进行信号源同步数据发送。这意味着LVDS时钟会与其他LVDS通道上的一个或多个数据位流并行发送。ADN4650的低通道间和器件间偏斜(分别为≤300 ps和≤500 ps)对此很有利。这些偏斜值说明了多个通道上的高至低(或低至高)传播延迟之间的最大差异,从统计意义上保证了所有ADN4650器件在电源、温度和工艺变化范围内的性能。在上升和下降时钟沿上均进行数据传输以实现双倍数据速率(DDR) 时(某些转换器会利用DDR来提高输出带宽),≤100 ps的低脉冲偏斜支持时钟同步。

ADC采样时钟可能需要加以隔离,以便将使用外部时钟源的模拟前端成功地完全隔离;举例来说,为一组多重数据采集通道同时提供时钟信号。这对任何隔离器来说都是挑战,因为时钟上的任何抖动都会直接增加到孔径抖动上,进而降低测量质量。同时钟源一样,LVDS信号链中用于时钟分配的器件,例如扇出缓冲器,通常都会将此抖动规定为加性相位抖动。这意味着输入时钟的相位噪声会与输出时钟的相位噪声进行比较,并将其差值在相关频率范围(一般为12 kHz至20 MHz)上进行积分。

ADN465x系列本质上属于集成隔离功能的LVDS缓冲器,所以同样的观点也适用于分析对ADC采样的影响。使用ADN465x时,确保典型加性相位抖动只有376 fs,这样即使增加电流隔离,也能维持原始测量质量,因为增加隔离可以消除处理器端数字电路中的噪声。

在采样时钟被隔离的情况下,600 Mbps的无错误传输、与300 MHz时钟同步以及最高ADC性能和分辨率,已经通过参考电路CN-0388中的AD7960(18位、5 MSPS、SAR ADC)加以验证,如图4所示。

“”图4.用于AD7960和SDP-H1的ADN4651隔离电路

利用能够透明隔离模拟前端的转接卡,将ADC电路板与高速SDP-H1评估平台之间的现有ADC评估平台进行隔离。软件没有更动,利用精密模拟信号源对数据手册规格所做的评估确认其具有与非隔离平台相同的性能。

还有哪些应用可以使用LVDS隔离?

隔离式模拟前端或隔离式工业背板是两个很有用的应用范例,可以很好地展示LVDS隔离所提供的机会,但此技术还有很多其他应用。送到平板显示器的视频信号通常使用LVDS信号,而HDMI®信号使用类似的差分信号共模逻辑(CML)。这些通常不需要隔离,但是对于医疗成像或工业PC中的外部显示端口之类的应用而言,电流隔离可以保护人体或设备。 

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
热门推荐
  • 相关技术文库
  • 模拟
  • 模电
  • 运放
  • 放大
  • 电路分析:电压跟随有什么作用?

    注 | 文章下方有福利 0 1 电压跟随电路 电压跟随器是共集电极电路,信号从基极输入,射极输出, 故又称射极输出器。 基极电压与集电极电压相位相同,即输入电压与输出电压同相。 这一电路的主要特点是: 高输入电阻、低输出电阻、电压增益近似为1,所以叫做电

    02-23
  • 电路中反馈的作用和计算详解

    一、反馈的基本概念   1.1 什么是反馈?     反馈,就是把放大电路的输出量的一部分或全部,通过反馈网络以一定的方式又引回到放大电路的输入回路中去,以影响电路的输入信号作用的过程。   1.2 放大电路中引入反馈的作用   放大电路静态工作点会随温度的变化

    02-18
  • 谈谈噪声与运算放大器电路

    即使是考虑到运放所有的已知及未知阻抗负载,运算放大器的输出中始终含有无法基于输入信号和完全已知的闭环传递函数进行预测的信号。这种不确定信号被称为噪声。 导致噪声产生的因素可能是放大器电路本身,可能是其反馈环路中使用的元件,也可能是电源;噪声

    02-09
  • 理解PID的微分、积分电路

    很多朋友觉得PID是遥不可及,很神秘,很高大上的一种控制,对其控制原理也很模糊,只知晓概念性的层面,知其然不知其所以然,那么本文从另类视角来探究微分、积分电路的本质,意在帮助理解PID的控制原理。 (PID:P表示比例控制;I表示积分控制;D表示微分控

    02-10
  • MOS驱动电路的三种应用

    现在的MOS驱动,有几个特别的需求 这就提出一个要求,需要使用一个电路,让低压侧能够有效的控制高压侧的MOS管,同时高压侧的MOS管也同样会面对1和2中提到的问题。 在这三种情况下,图腾柱结构无法满足输出要求,而很多现成的MOS驱动IC,似乎也没有包含gate电

    02-07
  • 电路:PMOS做上管、NMOS做下管

    解MOS管的开通/关断原理你就会发现,使用PMOS做上管、NMOS做下管比较方便。使用PMOS做下管、NMOS做上管的电路设计复杂,一般情况下意义不大,所以很少采用。 下面先了解MOS管的开通/关断原理,请看下图: NMOS管的主回路电流方向为D→S,导通条件为VGS有一定

    01-29
  • 在实际应用中如何区分运放与比较器

    运算放大器和比较器无论外观或图纸符号都差不多,那么它们究竟有什么区别,在实际应用中如何区分?今天我来图文全面分析一下,夯实大家的基础,让工程师更上一层楼。 先看一下它们的内部区别图: 从内部图可以看出运算放大器和比较器的差别在于输出电路。运算

    01-28
  • 三张图搞懂三极管的三种状态

    模拟电路非常重要,模拟电路的三极管的应用是重中之重,能正确理解三极管的放大区、饱和区、截止区是理解三极管的标志。 很多初学者都会认为三极管是两个 PN 结的简单凑合,如下图: 这种想法是错误的,两个二极管的组合不能形成一个三极管,我们以 NPN 型三极

    01-19
  • 为什么将运算放大器用作比较器时会造成低速度?

    摘要 比较器是一种带有反相和同相两个输入端以及一个输出端的器件,该输出端的输出电压范围一般在供电的轨到轨之间。运算放大器同样如此。乍看似乎可以互换,实际上,两者之间还是存在一些重要差异… •比较器用于开环系统,旨在从其输出端驱动逻辑电路,以及

    02-02
  • PNP NPN三极管原理讲解

    对三极管放大作用的理解,切记一点:能量不会无缘无故的产生,所以,三极管一定不会产生能量。 但三极管厉害的地方在于:它可以通过小电流去控制大电流。放大的原理就在于:通过小的交流输入,控制大的静态直流。假设三极管是个大坝,这个大坝奇怪的地方是,

    2020-11-25
  • 什么是耦合电容?什么是去耦电路?什么是上拉与下拉电阻?

    耦合与退耦 什么是耦合电容?什么是去耦电路? 耦合指信号由第一级向第二级传递的过程,一般不加注明时往往是指交流耦合。 退耦是指对电源采取进一步的滤波措施,去除两级间信号通过电源互相干扰的影响。耦合常数是指耦合电容值与第二级输入阻抗值乘积对应的

    2020-11-09
  • NPN与PNP的区别有哪些?我们怎么判别?

    NPN和PNP主要就是电流方向和电压正负不同,说得“专业”一点,就是“极性”问题。 NPN 是用 B→E 的电流(IB)控制 C→E 的电流(IC),E极电位最低,且正常放大时通常C极电位最高,即 VC > VB > VE PNP 是用 E→B 的电流(IB)控制 E→C 的电流(IC),E极电

    2020-11-09
下载排行榜
更多
广告