单片机中央处理器(CPU)工作原理
21ic 2024-07-08

想知道单片机是如何工作的,首先要了解单片机的概念和组成部分。


单片机的基本结构包括中央处理器(CPU) 、存储器、定时/计数器、输入输出接口、中断控制系统和时钟电路六部分。

一、单片机的组成结构

中央处理器(CPU)

包括运算器和控制器两部分,是单片机的核心。运算器可用于各种运算,控制器用于控制单片机各部分协调工作。

存储器

用于存放程序和原始数据。

时钟电路

时钟电路产生单片机运行的控制信号,控制单片机严格按时序执行指令。

定时/计数器:实现定时或计数功能。

输入输出接口(I/O)实现单片与其他设备之间的数据传送。

中断控制系统: 用于响应中断源的中断请求。

二、单片机引脚

双列直插式封装(DIP,Dual Inline Package)

方形封装(PLCC,Plastic Leaded Chip Carrier)

电源引脚: VCC (40脚)和VSS(20脚)分别接供电电源正极和负极。

时钟电路引脚:单片机需要有时钟脉冲信号才能工作,经(18脚)和 (19脚)接振荡电路。

控制信号引脚包括以下4个:

EA( 31脚):当EA接高电平时先内后外执行ROM程序。接低电平时只执行外部ROM程序。

RST (9脚):当输入两个机器周期以上的高电平时实现复位,使单片机初始化并重新执行程序。

ALE (30脚):访问外部存储器和其他外设时,ALE控制低8位地址和数据的分时传送。

PSEN (29脚):外部程序存储器读选通信号。

并行输入/输出引脚共32个:

PO口(39-32脚):可作地址/数据总线端口用,也可作普通I/O口用。

P1口(1-8脚):一般只用作I/O端口。

P2口(21-28脚):当访问外部存储器时可输出高8位地址,也可作普通I/O端口使用。

P3口(10-17脚):主要用其第二功能,也可作普通I/O口用。

三、并行输入/输出

P0口位电路结构

1个数据输出锁存器。

2个三态的数据输入缓冲器BUF1和BUF2。

2个场效应管(FET)。

多路开关、反相器、与门各1个。

P0口工作原理——用作复用的地址/数据总线

输出:“控制”信号为1,硬件自动使转接开关MUX打向上面,接通反相器的输出,同时使“与门”开启。

当输出的地址/数据信息=1,“与门”输出为1,上方场效应管导通,下方场效应管截止,P0.x引脚输出为1。

当输出的地址/数据信息=0,上方场效应管截止,下方场效应管导通,P0.x引脚输出为0。

P0口工作原理——用作复用的地址/数据总线

输入:当P0口作为数据输入时,仅从外部引脚读入信息,“控制”信号为0,MUX接通锁存器Q端。

P0口作为地址/数据复用方式访问外部存储器时,CPU自动向P0口写入FFH,使下方场效应管截止,上方场效应管由于控制信号为0也截止,从而保证数据信息的高阻抗输入,从外部输入的数据直接由P0.x引脚通过输入缓冲器BUF2进入内部总线。

当D锁存器为1时, 端为0,下方场效应管截止,输出为漏极开路,此时,必须外接上拉电阻才能有高电平输出;

当D锁存器为0时,下方场效应管导通,P0口输出为低电平。

P0口工作原理——用作通用I/O口

输入:两种读入方式:“读锁存器”和“读引脚”。

当CPU发出“读锁存器”指令时,锁存器的状态由Q端经上方的三态缓冲器BUF1进入内部总线。

当CPU发出“读引脚”指令时,锁存器的输出状态Q=1(Q端为0),而使下方场效应管截止,引脚的状态经下方的三态缓冲器BUF2进入内部总线。

P1口位电路结构

1个数据输出锁存器。

2个三态的数据输入缓冲器BUF1和BUF2。

1个场效应管(FET)和1个片内上拉电阻组成。

P1口工作原理——只用作通用I/O口

若CPU输出1,Q=1,Q-=0,场效应管截止,P1.x脚输出为1;

若CPU输出0,Q=0,Q- =1,场效应管导通,P1.x脚输出为0。

P1口工作原理——只用作通用I/O口

输入:分为“读锁存器”和“读引脚”

读“锁存器”,输出Q状态经输入缓冲器BUF1进入内部总线;

“读引脚”,先向锁存器写1,使场效应管截止,P1.x引脚上的电平经输入缓冲器BUF2进入内部总线。

P2口位电路结构

1个数据输出锁存器。

2个三态的数据输入缓冲器BUF1和BUF2。

1个场效应管(FET)和1个片内上拉电阻组成。

1个多路转接开关MUX

P2口工作原理——用作地址总线

在控制信号作用下,MUX与“地址”接通。

当“地址”为0时,场效应管导通,P2口引脚输出0;

当“地址”线为1时,场效应管截止,P2口引脚输出1。

P2口工作原理——用作通用I/O口

输出:在内部控制信号作用下,MUX与锁存器Q端接通。

CPU输出1时,Q=1,场效应管截止,P2.x引脚输出1;

CPU输出0时,Q=0,场效应管导通,P2.x引脚输出0。

P2口工作原理——用作通用I/O口

输入:分“读锁存器”和“读引脚”两种方式。

“读锁存器”时,Q端信号经输入缓冲器BUF1进入内部总线;

“读引脚”时,先向锁存器写1,使场效应管截止,P2.x引脚上的电平经输入缓冲器BUF2进入内部总线。

P3口位电路结构

1个数据输出锁存器。

3个三态的数据输入缓冲器BUF1和BUF2。

1个场效应管(FET)和1个片内上拉电阻组成。

1个多路转接开关MUX和1个与非门

P3口工作原理——用作第二功能

输出:该位的锁存器需要置“1”,使“与非门”为开启状态。

当第二输出为1时,场效应管截止,P3.x引脚输出为1;

当第二输出为0时,场效应管导通,P3.x引脚输出为0。

P3口工作原理——用作第二功能

输入:该位的锁存器和第二输出功能端均应置1,保证场效应管截止,P3.x引脚的信息由输入缓冲器BUF3的输出获得。

P3口工作原理——用作通用I/O口

输出:第二输出功能端应保持“1”,“与非门”开启。

CPU输出1时,Q=1,场效应管截止,P3.x引脚输出为1;

CPU输出0时,Q=0,场效应管导通,P3.x引脚输出为0。

P3口工作原理——用作通用I/O口

输入:P3.x位的输出锁存器和第二输出功能均应置1,场效应管截止。

P3.x引脚信息通过输入BUF3和BUF2进入内部总线,完成“读引脚”操作;

也可执行“读锁存器”操作,此时Q端信息经过缓冲器BUF1进入内部总线。

四个并口(P0-P3)在读引脚之前,都需要将锁存器置“1”,使场效应管截止,避免锁存器内数据的干扰。

由于在输入操作前还必须附加一个置“1”的准备动作,因此称为“准双向口”。

四个并口(P0-P3)都是准双向口

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • FPGA
  • 可编程
  • PLC
  • verilog
  • ASIC设计中的常见挑战与解决方案

    在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求,ASIC在批量生产时与通用集成电路相比具有体积更小、...

    09-12
  • PLC存储器使用的常见误区与解决方案

    存储器的使用范围非常广泛,可以说每个电子设备中都有存储器的身影,PLC也不例外。为增进大家对存储器的认识,本文将对PLC内部常用存储器的使用规则予以介绍。如果你对存储器具有兴趣,不妨和小编一起来继续往下阅...

    09-12
  • 基于FPGA的数字信号处理(4)--如何确定Verilog表达式的位宽

    1、一般规则很多时候,Verilog中表达式的位宽都是被隐式确定的,即使你自己设计了位宽,它也是根据规则先确

    09-12
  • PLC常用物理存储器的介绍与应用

    存储器可以用来存储数据,我们每天都会使用到存储器,比如我们的手机中就有存储器。为增进大家对存储器的认识,本文将对存储器的选片和总线概念、PLC常用的几种物理存储器予以介绍。如果你对存储器具有兴趣,不妨...

    08-26
  • 硬件设计:FGPA如果带MIPI

    一、MIPI简介?\x0a二、硬件设计\x0a三.Interface Designer 设计\x0aTX\x0aRX\x0a四、代码定义\x0a总结

    08-02
  • Verilog基础语法与注意事项

    \x26amp;nbsp;基础知识1\x26amp;nbsp; 模块(Module)\x26amp;nbsp;\x26amp;nbsp;\x26amp;nbsp;\x26amp;nbsp;Ve

    07-30
  • 如何使用专用指令调整Nios II系列处理器硬件?

    前不久,Altera 正式推出了Nios II系列32位RSIC嵌入式处理器。Nios II系列软核处理器是Altera的第二代FPGA嵌入式处理器,其性能超过200DMIPS,在Altera FPGA中实现仅需35美分。Altera的Stratix 、Stratix GX、 Stra...

    07-18
  • FPGA芯片优化设计全面解析

    可编程逻辑器件是通过EDA技术将电子应用系统的既定功能和技术指标具体实现的硬件载体,FPGA作为实现这一途径的主流器件之一,具有直接面向用户,灵活性和通用性极大,使用方便,硬 件测试和实现快捷等特点。硬件描...

    07-18
  • FPGA设计流程:算法、仿真、调试

    FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有...

    07-18
  • 简述UltraScale FPGA架构

    AMD ultrascale FPGA概述

    07-18
  • 什么是移位寄存器?什么是LFSR?

    LFSR的介绍、分类、用途及Verilog实现与仿真等功能。

    07-18
  • FPGA为什么要避免组合逻辑环路?

    本篇讲述了什么是组合逻辑环路、什么情况会导致组合逻辑环路以及如何处理组合逻辑环路,什么是语言模板以及设计模板的用处等方面的内容。

    07-12
下载排行榜
更多
评测报告
更多
广告