芯片测试:CP、FT、WAT详细解读
Torex产品资讯 2024-09-13
半导体生产流程由晶圆制造,晶圆测试,芯片封装和封装后测试组成。而测试环节主要集中在CP(chip probing)、FT(Final Test)和WAT(Wafer Acceptance Test)三个环节。

CP测试,英文全称Circuit Probing、Chip Probing,也称为晶圆测试,测试对象是针对整片wafer中的每一个Die,目的是确保整片wafer中的每一个Die都能基本满足器件的特征或者设计规格书,通常包括电压、电流、时序和功能的验证,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,可以用来检测fab厂制造的工艺水平。可以更直接的知道Wafer的良率。


CP的难点是如何在最短的时间内挑出坏的die,修补die。

常用到的设备有测试机(Tester) 、探针台(Prober) 以及测试机与探针卡之间的接口(Mechanical lnterface)。一般测试机台的电压和功率不会很高。

FT测试,英文全称Final Test,是芯片出厂前的最后一道拦截。测试对象是针对封装好的chip,CP测试之后会进行封装,封装之后进行FT测试,也叫“终测”。可以用来检测封装厂的工艺水平。FT是把坏的chip挑出来;检验封装的良率。测试完这道工序就直接卖去做应用了。


FT测试一般分为两个步骤:


1)自动测试设备 (ATE)


2)系统级别测试(SLT)


2是必须项,1一般小公司可能用不起,ATE试一般只需要几秒钟;SLT一般需要几个小时,逻辑比较简单。


FT的难点是如何在最短的时间内保证出厂的Unit能够完成全部的功能。FT需要tester (ATE) + handler + socket。


CP对整片Wafer的每个Die来测试,而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT,确保封装后也Pass。


WAT是Wafer Acceptance Test,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定;WAT(Wafer Acceptance Test)测试,也叫PCM(Process Control Monitoring),对Wafer 划片槽(Scribe Line)测试键(Test Key)的测试,通过电性参数来监控各步工艺是否正常和稳定。


WAT测试有问题,超过SPEC,一般对应Fab各个Module制程工艺或者机台Shift,例如Litho OVL异常,ETCH CD 偏小,PVD TK偏大等等。WAT有严重问题的Wafer会直接报废。


对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求)。


一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。


在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory的CP测试会更难,因为要做redundancy analysis,写程序很麻烦。


CP在整个制程中算是半成品测试,目的有2个,一个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。


最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。


应该说WAT的测试项和CP/FT是不同的。


CP不是制造(FAB)测的!而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;


因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的Design House把wafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且WAT良率在99%左右,才会盲封的。


CP用prober,probe card。FT是handler,socket CP比较常见的是room temperature=25度,FT可能一般就是75或90度 CP没有QA buy-off(质量认证、验收)。


对于FT测试,有些客户还要求3温测试,成本也最大。至于测试项。如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。关于大电流测试,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。


有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试Igss CP测试主要是挑坏die,修补die,然后保证die在基本的spec内,function well。FT测试主要是package完成后,保证die在严格的spec内能够function。


关于3温测试:这是一种特殊的测试方法,它要求在三个不同的温度下对产品进行测试,通常是常温(25℃左右)、高温(如60℃或70℃)和低温(如-20℃或-40℃)。这种测试的目的是为了检查产品在不同温度下的性能和可靠性,以确保产品能在不同环境下正常工作。


声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 立即报名:IIC Shenzhen 2024 预见发展新机


  • 相关技术文库
  • 封装
  • 工艺
  • 光刻
  • SMT
  • 集成电路封装技术的未来发展趋势

    封装形式集成电路发展初期,其封装主要是在半导体晶体管的金属圆形外壳基础上增加外引线数而形成的。但金属圆形外壳的引线数受结构的限制不可能无限增多,而且这种封装引线过多时也不利于集成电路的测试和安装,从...

    09-12
  • 集成电路封装与电子产品小型化的关系

    集成电路封装在电子学金字塔中的位置既是金字塔的尖顶又是金字塔的基座。说它同时处在这两种位置都有很充分的根据。从电子元器件(如晶体管)的密度这个角度上来说,IC代表了电子学的尖端。但是IC又是一个起始点,是...

    09-12
  • 如何评估WSP封装技术的优势与应用

    3D晶圆级封装,英文简称(WLP),包括CIS发射器、MEMS封装、标准器件封装。是指在不改变封装体尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上芯片的封装技术,它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装...

    09-12
  • 如何选择合适的IP核用于SoC设计

    20世纪90年代中期,因使用ASIC实现芯片组受到启发,萌生应该将完整计算机所有不同的功能块一次直接集成于一颗硅片上的想法。这种芯片,初始起名叫System on a Chip(SoC),直译的中文名是系统级芯片。 在集成电路界...

    09-12
  • 如何提高BGA封装基板的生产效率

    BGA封装结构中芯片与基板的互连方式主要有两种:引线键合和倒装焊。BGA的I/O数主要集中在100~1000。成本、性能和可加工能力是选择使用何种方式时主要考虑因素。采用引线键合的BGA的I/O数常为50~540,采用倒装焊方式...

    09-12
  • BGA封装在电子产品中的重要性是什么?

    BGA (Ball Grid Array)-球状引脚栅格阵列封装技术,高密度表面装配封装技术。在封装底部,引脚都成球状并排列成一个类似于格子的图案,由此命名为BGA。主板控制芯片组多采用此类封装技术,材料多为陶瓷。采用BGA技...

    09-12
  • 如何评估Flip Chip技术在高密度安装中的应用

    Flip chip又称倒装片,是在I/O pad上沉积锡铅球,然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合此技术替换常规打线接合,逐渐成为未来的封装主流,当前主要应用于高时脉的CPU、GPU(Graphic Processor Unit)...

    09-12
  • 金丝焊的优势及其在半导体封装中的作用

    板上芯片(ChipOnBoard,COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点,然后将硅片直接安放在基底表面,热处理至硅片牢固地固定在基底为止,随后再用丝焊的方法在硅片和基底...

    09-12
  • 激励方式对半导体激光器性能的影响是什么?

    半导体激光器又称激光二极管,是用半导体材料作为工作物质的激光器。由于物质结构上的差异,不同种类产生激光的具体过程比较特殊。常用工作物质有砷化镓(GaAs)、硫化镉(CdS)、磷化铟(InP)、硫化锌(ZnS)等。激励方式...

    09-12
下载排行榜
更多
评测报告
更多
EE直播间
更多
广告