Cortex-M3缩略语
AMBA:先进单片机总线架构 ADK:AMBA设计套件AHB：先进高性能总线 AHB-AP：AHB访问端口APB：先进外设总线 ARM ARM：ARM架构参考手册ASIC：行业领域专用集成电路 ATB ：先进跟踪总线BE8：字节不变式大端模式 CPI：每条指令的周期数DAP：调试访问端口 DSP：数字信号处理（器）DWT：数据观察点及跟踪 ETM：嵌入式跟踪宏单元FPB：闪存地址重载及断点 FSR：fault状态寄存器HTM：Core Sight AHB跟踪宏单元ICE：在线仿真器 IDE：集成开发环境IRQ：中断请求（通常是外中断请求）ISA：指令系统架构 ISR：中断服务例程ITM：仪器化跟踪宏单元 JTAG：连接点测试行动组（一个关于测试和调试接口的标准）LR：连接寄存器LSB：最低有效位MSB：最高有效位LSU：加载存储单元MCU：微控制器单元MPU：存储器保护单元MMU：存储器管理单元MSP：主堆栈指针NMI：不可屏蔽中断NVIC：嵌套向量中断控制器PC：程序计数器PPB：私有外设总线
数值
1. 4''hC , 0x123 都表示16进制数
2. #3表示数字3 (e.g., IRQ #3 就是指3号中断)
3. #immed_12表示一个12位的立即数
4. 寄存器位。通常是表示一个位段的数值，例如
bit[15:12] 表示位序号从15往下数到12，这一段的数值。
寄存器访问类型
R ：表示只读
W：表示只写
RW ：表示可读可写（前3条好像地球人都知道）
R/Wc ：表示可读，但是写访问将使之清 0
Cortex-M3芯片简介
芯片的基本结构如下图：
在这个版本中，内核架构首次从单一款式变成3种款式：
-
款式A：设计用于高性能的“开放应用平台”——越来越接近电脑了
-
款式R：用于高端的嵌入式系统，尤其是那些带有实时要求的——又要快又要实时。
-
款式M：用于深度嵌入的，单片机风格的系统中
介绍：
-
A:用于高性能的“开放应用平台”，应用在那些需要运行复杂应用程序的处理器。支持大型嵌入式操作系统
-
R:用于高端的嵌入式系统，要求实时性的
-
M:用于深度嵌入的、单片机风格的系统中
高性能+高代码密度+小硅片面积，使得CM3大面积地成为理想的处理平台，主要应用在以下领域：
-
低成本单片机
-
汽车电子
-
数据通信
-
工业控制
-
消费类电子产品
（2）Cortex-M3的简化图
（3）寄存器组
处理器拥有R0-R15的寄存器组，其中R13最为堆栈指针SP,SP有两个，但是同一时刻只能有一个可以看到，这就是所谓的“banked”寄存器。
-
R0-R12都是 32位通用寄存器，用于数据操作。但是注意：绝大多数 16位Thumb指令只能访问R0-R7，而 32位 Thumb-2指令可以访问所有寄存器。
-
Cortex-M3拥有两个堆栈指针，然而它们是 banked，因此任一时刻只能使用其中的一个。
-
主堆栈指针（MSP）：复位后缺省使用的堆栈指针，用于操作系统内核以及异常处理例程（包括中断服务例程）。
-
进程堆栈指针（PSP）：由用户的应用程序代码使用。堆栈指针的最低两位永远是0，这意味着堆栈总是4字节对齐的。
-
R14：连接寄存器--当呼叫一个子程序时，由R14存储返回地址。
-
R15：程序计数寄存器--指向当前的程序地址，如果修改它的值，就能改变程序的执行流（这里有很多高级技巧）。
-
Cortex-M3还在内核水平上搭载了若干特殊功能寄存器，包括程序状态字寄存器组（PSRs）、中断屏蔽寄存器组（PRIMASK, FAULTMASK, BASEPRI）、控制寄存器（CONTROL）。
Cortex-M3处理器支持两种处理器的操作模式，还支持两级特权操作。 两种操作模式分别为：处理者模式和线程模式（thread mode）。引入两个模式的本意，是用于区别普通应用程序的代码和异常服务例程的代码——包括中断服务例程的代码。
Cortex-M3 的另一个侧面则是特权的分级——特权级和用户级。这可以提供一种存储器访问的保护机制，使得普通的用户程序代码不能意外地，甚至是恶意地执行涉及到要害的操作。处理器支持两种特权级，这也是一个基本的安全模型。
在 CM3 运行主应用程序时（线程模式），既可以使用特权级，也可以使用用户级；但是异常服务例程必须在特权级下执行。复位后，处理器默认进入线程模式，特权极访问。在特权级下，程序可以访问所有范围的存储器（如果有 MPU，还要 在MPU规定的禁地之外），并且可以执行所有指令。 在特权级下的程序可以为所欲为，但也可能会把自己给玩进去——切换到用户级。一旦进入用户级，再想回来就得走“法律程序”了——用户级的程序不能简简单单地试图改写 CONTROL寄存器就回到特权级，它必须先“申诉”：执行一条系统调用指令(SVC)。这会触发SVC异常，然后由异常服务例程（通常是操作系统的一部分）接管，如果批准了进入，则异常服务例程修改 CONTROL寄存器，才能在用户级的线程模式下重新进入特权级。
事实上，从用户级到特权级的唯一途径就是异常：如果在程序执行过程中触发了一个异常，处理器总是先切换入特权级，并且在异常服务例程执行完毕退出时，返回先前的状态。
通过引入特权级和用户级，就能够在硬件水平上限制某些不受信任的或者还没有调试好的程序，不让它们随便地配置涉及要害的寄存器，因而系统的可靠性得到了提高。进一步地，如果配了 MPU，它还可以作为特权机制的补充——保护关键的存储区域不被破坏，这些区域通常是操作系统的区域。 (4)内建的嵌套向量中断控制器 Cortex-M3 在内核水平上搭载了一颗中断控制器——嵌套向量中断控制器 NVIC(Nested Vectored Interrupt Controller)。它与内核有很深的“亲密接触”——与内核是紧耦合的。NVIC提供如下的功能：
-
可嵌套中断支持
-
向量中断支持
-
动态优先级调整支持
-
中断延迟大大缩短
-
中断可屏蔽
-
指令存储区总线（两条）
-
系统总线
-
私有外设总线
有两条代码存储区总线负责对代码存储区的访问，分别是 I-Code 总线和 D-Code 总线。前者用于取指，后者用于查表等操作，它们按最佳执行速度进行优化。
系统总线用于访问内存和外设，覆盖的区域包括 SRAM，片上外设，片外 RAM，片外扩展设备，以及系统级存储区的部分空间。 私有外设总线负责一部分私有外设的访问，主要就是访问调试组件。它们也在系统级存储区。 （7）存储器保护单元（MPU） Cortex-M3有一个可选的存储器保护单元。配上它之后，就可以对特权级访问和用户级访问分别施加不同的访问限制。当检测到犯规（violated）时，MPU 就会产生一个 fault 异常，可以由fault异常的服务例程来分析该错误，并且在可能时改正它。 MPU 有很多玩法。最常见的就是由操作系统使用 MPU，以使特权级代码的数据，包括操作系统本身的数据不被其它用户程序弄坏。MPU在保护内存时是按区管理的。它可以把某些内存 region设置成只读，从而避免了那里的内容意外被更改；还可以在多任务系统中把不同任务之间的数据区隔离。一句话，它会使嵌入式系统变得更加健壮，更加可靠。 很多行业标准，尤其是航空的，就规定了必须使用 MPU来行使保护职能。（8）Cortex-M3的简评-
高性能
-
先进的中断处理功能
优化中断响应还有两招，它们分别是“咬尾中断机制”和“晚到中断机制”。
有些需要较多周期才能执行完的指令，是可以被中断－继续的——就好比它们是一串指令一样。这些指令包括加载多个寄存器（LDM），存储多个寄存器（STM），多个寄存器参与的PUSH，以及多个寄存器参与的 POP。
除非系统被彻底地锁定，NMI（不可屏蔽中断）会在收到请求的第一时间予以响应。对很多安全-关键(safety-critical)的应用，NMI都是必不可少的（如化学反应即将失控时的紧急停机）。总结 以上内容总结了STM32的一些基本知识，希望能为STM32的学习打好基础。
0
