1、电感本质 我们通常所说的电感指的是电感器件，它是用绝缘导线(例如漆包线,沙包线等)绕制而成的电磁感应元件。 在电路中，当电流流过导体时，会产生电磁场，电磁场的大小除以电流的大小就是电感。 电感是衡量线圈产生电磁感应能力的物理量。给一个线圈通入电流，线圈周围就会产生磁场，线圈就有磁通量通过。通入线圈的电源越大，磁场就越强，通过线圈的磁通量就越大。实验证明，通过线圈的磁通量和通入的电流是成正比的，它们的比值叫做自感系数，也叫做电感。 1.2 电感分类 按电感形式 分类：固定电感、可变电感。 按导磁体性质分类：空芯线圈、铁氧体线圈、铁芯线圈、铜芯线圈。 按工作性质 分类：天线线圈、振荡线圈、扼流线圈、陷波线圈、偏转线圈。 按绕线结构 分类：单层线圈、多层线圈、蜂房式线圈。 按工作频率 分类：高频线圈、低频线圈。 按结构特点 分类：磁芯线圈、可变电感线圈、色码电感线圈、无磁芯线圈等。 空心电感,磁芯电感和铜芯电感一般为中频或高频电感而铁心电感多数为低频电感 1.3电感的材质及工艺 电感器一般由骨架、绕组、屏蔽罩、封装材料、磁心等组成。 1）骨架：泛指绕制线圈的支架。通常是采用塑料、胶木、陶瓷制成，根据实际需要可以制成不同的形状。小型电感器一般不使用骨架，而是直接将漆包线绕在磁心上。空心电感器不用磁心、骨架和屏蔽罩等，而是先在模具上绕好后再 脱去模具，并将线圈各圈之间拉开一定距离。 2）绕组：指具有规定功能的一组线圈，有单层和多层之分。单层有密绕和间绕两种形式；多层有分层平绕、乱绕、蜂 房式绕法等多种。 3）磁心：一般采用镍锌铁氧体或锰锌铁氧体等材料，它有“工”字形、柱形、帽形、“E”形、罐形等多种形状。 铁心：主要有硅钢片、坡莫合金等，其外形多为“E”型。 4）屏蔽罩：用于为避免有些电感器在工作时产生的磁场影响其它电路及元器件正常工作。采用屏蔽罩的电感器，会增加线圈的损耗，使Q值降低。 5）封装材料：有些电感器（如色码电感器、色环电感器等）绕制好后，用封装材料将线圈和磁心等密封起来。封装材料采用塑料或环氧树脂等。 1.4 电感主要参数 1）电感量：也称自感系数，是表示电感器产生自感应能力的一个物理量。 电感量的大小，主要取决于线圈的圈数、绕制方式、有无磁心及磁心的材料等等。通常，线圈圈数越多、绕制的线圈越密集，电感量就越大。有磁心的线圈比无磁心的线圈电感量大；磁心导磁率越大的线圈，电感量也越大。 应用的工作频率越高电感的尺寸可以越小 同样的阻抗值，频率越高，感值越小 感值小，圈数可减小，电感的尺寸就可以做小 感值小，材质的导磁率亦不用太高 （材质的导磁率越高，越不适合在高频工作） 2）允许偏差：指电感上标称的电感量与实际电感的允许误差值。一般用于振荡或滤波等电路中的电感要求精度较高， 允许偏差为±0.2%~±0.5%；而用于耦合、高频阻流等线圈的精度要求不高；允许偏差为±10%~15%。 3）固有频率：电感的等效电路实际上是电感与电容的并联谐振电路，其震荡频率 f0= 即是固有频率。 也定义为感抗和容抗相等时对应的自谐振频率。使用电感线圈时，为保障线圈的电感量稳定，应使线 圈的工作频率远低于固有频率。 4）分布电容：指线圈的匝与匝之间、线圈与磁心之间存在的电容。电感的分布电容越小，其稳定性越好。 减小分布电容的方法： 1)如果磁性是导体，用介电常数低的材料 2)起始端与终止端远离（夹角>40°） 3)尽量单层绕制，并增加匝间距离 4)多层绕制时，采用渐进方式绕，避免来回绕制 5）直流电阻Rdc：指直流状态下测量器件的电阻值为直流电阻，表征器件内部线圈的质量状况。 6）阻抗Z：表征的是给定频率下元件对流经其本身的交流电流的总抵抗能力。 7）品质因数：也称Q值，是衡量电感质量的主要参数。它是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。 电感器的Q值越高，其损耗越小，效率越高。在实际当中，Q不仅只与线圈的 直流电阻有关，还包括线圈骨架的介质损耗，铁芯和屏蔽的损耗以及在高频条件下工作时的趋肤效应等因素有关，提高线圈的Q值，并不是一件很容易的事情。 实际电感的应用选择必须同时兼顾较小的电感量波动与较高的Q值。 8）额定电流Ir：指电感正常工作时反允许通过的最大电流。若工作电流超过额定电流，则电感器就会因发热而使性能参数发生改变，甚至还会因过流而烧毁。 电感失效分析 电感器失效模式：电感量和其他性能的超差、开路、短路 模压绕线片式电感失效机理： 1.磁芯在加工过程中产生的机械应力较大，未得到释放 2.磁芯内有杂质或空洞磁芯材料本身不均匀，影响磁芯的磁场状况，使磁芯的磁导率发生了偏差； 3.由于烧结后产生的烧结裂纹； 4.铜线与铜带浸焊连接时，线圈部分溅到锡液，融化了漆包线的绝缘层，造成短路； 5.铜线纤细，在与铜带连接时，造成假焊，开路失效 1、耐焊性 低频片感经回流焊后感量上升 < 20％ 由于回流焊的温度超过了低频片感材料的居里温度，出现退磁现象。片感退磁后，片感材料的磁导率恢复到最大值，感量上升。一般要求的控制范围是片感耐焊接热后，感量上升幅度小于20%。 耐焊性可能造成的问题是有时小批量手工焊时，电路性能全部合格（此时片感未整体加热，感量上升小）。但大批量贴片时，发现有部分电路性能下降。这可能是由于过回流焊后，片感感量会上升，影响了线路的性能。在对片感感量精度要求较严格的地方（如信号接收发射电路），应加大对片感耐焊性的关注。 检测方法：先测量片感在常温时的感量值，再将片感浸入熔化的焊锡罐里10秒钟左右，取出。待片感彻底冷却后，测量片感新的感量值。感量增大的百分比既为该片感的耐焊性大小 2、可焊性 电镀简介 当达到回流焊的温度时，金属银（Ag）会跟金属锡（Sn）反应形成共熔物，因此不能在片感的银端头上直接镀锡。而是在银端头上先镀镍（2ｕm 左右） ，形成隔绝层，然后再镀锡（4－8ｕm ）。 可焊性检测 将待检测的片感的端头用酒精清洗干净，将片感在熔化的焊锡罐中浸入4秒钟左右，取出。如果片感端头的焊锡覆盖率达到90％以上，则可焊性合格。 可焊性不良 1）端头氧化：当片感受高温、潮湿、化学品、氧化性气体（SO2、NO2等）的影响， 或保存时间过长，造成片感端头上的金属Sn氧化成SnO2，片感端头变暗。由于SnO2不和Sn、 Ag、Cu等生成共熔物，导致片感可焊性下降。片感产品保质期：半年。如果片感端头被污染，比如油性物质，溶剂等，也会造成可焊性下降 2）镀镍层太薄，吃银：如果镀镍时，镍层太薄不能起隔离作用。回流焊时，片感端头上的Sn和自身的Ag首先反应，而影响了片感端头上的Sn和焊盘上的焊膏共熔，造成吃银现象，片感的可焊性下降。 判断方法：将片感浸入熔化的焊锡罐中几秒钟，取出。如发现端头出现坑洼情况，甚至出现瓷体外露，则可判断是出现吃银现象的。 3、焊接不良 内应力 如果片感在制作过程中产生了较大的内部应力，且未采取措施消除应力，在回流焊过程中，贴好的片感会因为内应力的影响产生立片，俗称立碑效应。 判断片感是否存在较大的内应力，可采取一个较简便的方法： 取几百只的片感，放入一般的烤箱或低温炉中，升温至230℃左右，保温，观察炉内情况。如听见噼噼叭叭的响声，甚至有片子跳起来的声音，说明产品有较大的内应力。 元件变形 如果片感产品有弯曲变形，焊接时会有放大效应。 焊接不良、虚焊 焊接正常 焊盘设计不当 a.焊盘两端应对称设计，避免大小不一，否则两端的熔融时间和润湿力会不同 b.焊合的长度在0.3mm以上（即片感的金属端头和焊盘的重合长度） c.焊盘余地的长度尽量小，一般不超过0.5mm。 d.焊盘的本身宽度不宜太宽，其合理宽度和MLCI宽度相比，不宜超过0.25mm 贴片不良 当贴片时，由于焊垫的不平或焊膏的滑动，造成片感偏移了θ角。由于焊垫熔融时产生的润湿力，可能形成以上三种情况，其中自行归正为主，但有时会出现拉的更斜，或者单点拉正的情况，片感被拉到一个焊盘上，甚至被拉起来，斜立或直立（立碑现象）。目前带θ角偏移视觉检测的贴片机可减少此类失效的发生 焊接温度 回流焊机的焊接温度曲线须根据焊料的要求设定，应该尽量保证片感两端的焊料同时熔融，以避免两端产生润湿力的时间不同，导致片感在焊接过程中出现移位。如出现焊接不良，可先确认一下，回流焊机温度是否出现异常，或者焊料有所变更。 电感在急冷、急热或局部加热的情况下易破损，因此焊接时应特别注意焊接温度的控制，同时尽可能缩短焊接接触时间 回流焊推荐温度曲线 手工焊推荐温度曲线 4、上机开路 虚焊、焊接接触不良 从线路板上取下片感测试，片感性能是否正常 电流烧穿 如选取的片感，磁珠的额定电流较小，或电路中存在大的冲击电流会造成电流烧穿，片感或磁珠 失效，导致电路开路。从线路板上取下片感测试，片感失效，有时有烧坏的痕迹。如果出现电流烧穿，失效的产品数量会较多，同批次中失效产品一般达到百分级以上。 焊接开路 回流焊时急冷急热，使片感内部产生应力，导致有极少部分的内部存在开路隐患的片感的缺陷变大，造成片感开路。从线路板上取下片感测试，片感失效。如果出现焊接开路，失效的产品数量一般较少，同批次中失效产品一般小于千分级。 5、磁体破损 磁体强度 片感烧结不好或其它原因，造成瓷体强度不够，脆性大，在贴片时，或产品受外力冲击造成瓷体破损 附着力 如果片感端头银层的附着力差，回流焊时，片感急冷急热，热胀冷缩产生应力，以及瓷体受外力冲击，均有可能会造成片感端头和瓷体分离、脱落；或者焊盘太大，回流焊时，焊膏熔融和端头反应时产生的润湿力大于端头附着力，造成端头破坏。 片感过烧或生烧，或者制造过程中，内部产生微裂纹。回流焊时急冷急热，使片感内部产生应力，出现晶裂，或微裂纹扩大，造成瓷体破损。
硅是集成电路产业的基础，半导体材料中约 98% 为硅，半导体硅工业涵盖多晶硅、单晶硅（包含直拉和区熔）、外延片以及非晶硅等。其中，直拉硅单晶多用于集成电路和中小功率器件，区域熔单晶主要应用在大功率半导体器件上，像整流二极管、硅可控整流器、大功率晶体管等，而单晶硅与多晶硅的应用最为广泛。单晶硅用作衬底的原因单晶硅由多晶硅提纯而来，多晶硅包含多个晶向的小单元，单晶硅却只有一种晶向（常为和 < 100 > 晶向）。由于半导体采用薄膜工艺，要在硅衬底上生长外延层并制作器件，使用单晶硅做衬底，能确保生长的外延层方向与衬底一致，进而保证整个器件结构的致密性和稳定性，使其在整个晶体中呈现长程有序，而非仅在单个小单元内有序。多晶硅用于 MOSFET 栅极的情况1、优点 易于控制临界电压：MOSFET 的临界电压取决于栅极与通道材料的功函数差异，多晶硅作为半导体，可通过掺杂不同极性杂质改变功函数。且它与作为通道的硅之间能隙相同，调整其功函数就能满足降低 PMOS 或 NMOS 临界电压的需求。而金属材料功函数不易改变，若要同时降低 PMOS 和 NMOS 的临界电压，需用两种不同金属作栅极材料，会给制作过程带来较大变量。 栅下接触面缺陷少：硅与二氧化硅接面的缺陷相对较少，而金属与绝缘体接面容易形成较多表面能阶，对元件特性影响较大。 熔点高：多晶硅熔点高于多数金属，现代半导体制作过程中习惯高温沉积栅极材料以提升元件效能，金属熔点低会限制制作时的温度上限。 2、缺点 导电性不如金属：多晶硅导电性欠佳，限制了信号传递速度，虽可通过掺杂改善，但效果有限。部分熔点高的金属可与多晶硅制成合金（即金属硅化物），能提升其导电特性并耐高温，且因位置离通道区较远，对临界电压影响不大，“自我对准金属硅化物制程”（salicide 制程）就是相关应用。 小尺寸制作下存在 “多晶硅耗尽” 问题：当 MOSFET 尺寸极小、栅极氧化层很薄时（如氧化层厚度达一纳米左右），会出现 “多晶硅耗尽” 现象，即反型层形成时，栅极多晶硅靠近氧化层处会出现耗尽层，影响导通特性。解决此问题，金属栅极是较好方案，像钽、钨、氮化钽、氮化钛等金属可作为栅极材料与高介电常数物质构成的氧化层组成 MOS 电容，也可采用将多晶硅完全合金化的 FUSI 制程来解决。 在制作栅极时，多晶硅常用于自对准工艺，它能界定有源区边界。离子注入时，多晶硅区域可阻挡离子，无多晶硅的区域则被注入离子形成有源区，实现自动对准有源区。像铝金属等熔点低，无法承受离子注入，不适合做自对准，而高熔点金属则可以。
目录 一、理论基础 1. A类功放 2.B类功放 3.AB类功放 二、性能参数 1.增益 2.增益平坦度 3.三阶截点 4.线性度与1dB压缩点 5.效率 三、实例演示 1.设计指标 2.晶体管选择 3.晶体管模型 3.PD55003 仿真 一、理论基础 根据工作状态的不同，功率放大器可分为线性功率放大器和开关型功率放大器，线性功率放大器包含：A、B、C、AB类放大器，开关型功率放大器包含：D、E、F类放大器。为获得较好的线性度和高增益，因此射频PA一般使用线性功率放大器。 功率放大器的电路可以由以下几个部分组成：晶体管、偏置及稳定电路、输入输出匹配电路。 1. A类功放 A类功放输出级中两个（或两组）晶体管永远处于导电状态，也就是说不管有无讯号输入它们都保持传导电流，并使这两个电流等于交流电的峰值，这时交流在最大讯号情况下流入负载。A类功放的工作方式具有最佳的线性，每个输出晶体管均放大讯号全波，完全不存在交越失真（Switching Distortion），即使不施用负反馈，它的开环路失真仍十分低，因此被称为是声音最理想的放大线路设计。但这种设计有利有弊，A类功放放最大的缺点是效率低，因为无讯号时仍有满电流流入，电能全部转为高热量。 2.B类功放 B类功放放大的工作方式是当无讯号输入时，输出晶体管不导电，所以不消耗功率。当有讯号时，每对输出管各放大一半波形，彼此一开一关轮流工作完成一个全波放大，在两个输出晶体管轮换工作时便发生交越失真，因此形成非线性。 B类放大器的偏置电压设置在截止点。 3.AB类功放 AB类功放通常有两个偏压，在无讯号时也有少量电流通过输出晶体管。它在讯号小时用A类工作模式，获得最佳线性，当讯号提高到某一电平时自动转为B类工作模式以获得较高的效率。 AB类放大器的效率和线性度在A类和B类放大器之间,其最大的特点是导通角的范围为180°~360°,相应的设计目标就是实现他在一个周期的50%和100%之间的某段时间内导通的工作方式,对于单MOS管来说,就是使他的漏极有电流通过的时间多于半个周期。 通过将晶体管偏置到略高于其截止点但远低于A类放大器的中心Q点，我们可以创建一个AB类放大器电路。那么AB类放大器的基本目的是保持基本的B类配置，同时通过将每个开关晶体管偏置到略高于阈值来改善其线性度。 AB类放大器的偏置电路有电压偏置、电阻偏置、可调节放大器偏置、二极管偏置，下面以电压偏置电路为例进行讲解：公众号@电路一点通 如图所示，这里通过使用适当的固定偏置电压来实现晶体管的偏置。当输入信号变为正值时， TR1 基极电压增加，产生相似量的正输出，从而增加流过 TR1 的集电极电流向负载R L提供电流 。然而，由于两个碱基之间的电压是固定且恒定的，所以 TR1 的传导的电流增加都将导致 TR2 的传导电流相反的减少。结果，晶体管 TR2 最终关闭，留下正向偏置晶体管， TR1 ，为负载提供所有电流增益。同样，对于输入电压的负半部分，发生相反的情况。也就是说，当输入信号变得更负时， TR2 导通负载电流而 TR1 关闭。 然后我们可以看到输入时电压 VIN 为零，两个晶体管由于其电压偏置而略微导通，但随着输入电压变得更正或负，两个晶体管中的一个传导更多要么下沉来获取负载电流。由于两个晶体管之间的切换几乎立即发生并且是平滑的，因此大大降低了影响B类配置的交叉失真。然而，当两个晶体管切换时，不正确的偏置会导致尖锐的交越失真尖峰。 各类功放静态工作点选择： 二、性能参数 1.增益 增益是每个放大器最重要的指标。它表示放大器对输入信号的放大能力，以dB为单位。放大器的增益随频率而变化，频率高，放大器的损耗也就高（增益在整个频率范围内不是线性的）。 2.增益平坦度 如果放大器在工作频带内,增益的波动很大,这就意味着对与同一个输入信号,有些增益高,有些增益低,会造成输出信号在幅度上的失真。输出信号与输入信号在幅度上的失真称为AM-AM失真。为了描述放大器增益变化的剧烈程度,就引入了增益平坦度这一指标。增益平坦度是指在一定的条件下,整个工作频带内放大器的增益变化范围 3.三阶截点 信号的三阶分量将在信号的放大过程中产生。放大器增益在达到饱和点后开始下降，如果输入功率持续增加，则基频信号功率和三阶信号功率将在特定点相交，该点称为三阶截点。通过计算该值，可以在设计时确定放大器的非线性行为。在选择射频器件时，三阶交调指标的绝对值越大越好。其值越大，说明交调产物相对主信号来说越小，对系统的干扰影响越小。 4.线性度与1dB压缩点 当输出功率越大,放大器的效率就越高，但是放大器的输出功率越大时，会造成放大器线性度的恶化，产生非线性失真。当放大器工作在小信号状态时，可以视其为线性的，忽略非线性效应,得到器件的小信号模型和S参数。但是,当射频功率放大器工作在大信号状态时，不可避免的会出现非线性失真。描述功率放大器的线性度的主要参数为1dB功率压缩点P1dB，当放大器的输入功率比较低时，功率增益为常数,放大器工作在线性区。当输入功率增加时，输出功率也随输入功率线性增加。但是当输入功率增大到一定程度时,受到晶体管非线性特性的影响，放大器的输出功率不再随输入线性增加,增益压缩。若继续增加输入功率，晶体管已工作在饱和区,其输出功率几乎维持不变，1dB功率压缩点PidB指的是输出增益比线性增益小1dB时的输出功率。PidB与输入信号的大小无关，是晶体管的自身属性。 5.效率 在射频功率放大器设计中,有多少直流功率被转化为射频功率输出,是需要考虑的一个重要问题。描述此现象的指标为功率放大器的效率,以下为功率放大器常用的效率的定义： 在以上两个定义当中,一般功率附加效率的数值最小,但是功率附加效率既考虑了输出功率和直流功率的关系,又考虑到了的功率增益的影响,这样就避免出现一个没有功率增益的放大器,效率却非常高的情况出现。所以,采用功率附加效率来描述放大器是比较合理的。 三、实例演示 因为AB类放大器在射频功率放大器设计中，既兼顾到了效率,又考虑到了线性度的问题，属于各个性能都比较平均的放大器，所以传统的射频功率放大器通常都偏置在AB类状态下。本实例通过安捷伦公司的ADS 2020，设计仿真了一款应用于460M无线通信系统的AB类功率放大器。 1.设计指标 偏置类型： AB类 输出功率： 2W (33 dBm) 中心频率： 460MHz 增益：G > 26 dB PAE: >50% 电源电压： +12V 2.晶体管选择 因本实例芯片级输出功率范围是：-20dBm ~ +7dBm,选择NXP的BFU590G和ST的PD55003两个射频功率管，根据数据手册，BFU590G最大输出功率：20 dBm，在IC = 50 mA，VCE =8V 时的增益有19.5dB，三阶交调点为33dBm。PD55003最大输出功率：3W，在VDD = 12.5 V, IDQ = 50 mA时的增益有17 dB，两管增益相加有36.5dB,满足增益需求，我们以BFU590G作为驱动级，PD55003作为输出级。 3.晶体管模型 为了使用计算机进行模拟仿真设计,就要需要晶体管的模型被计算机所识别。通常所使用的仿真软件一般都至于有普遍性，所以并不会有很多晶体管的模型，使用的晶体管模型一般都可以在官网找到。而每个晶体管由于工艺、类型以及材料的不同,其函数模型复杂，所以也不可能对每个晶体管都建立专一的模型，这就需要使用者首先要根据所选晶体管的性能，通过电容电阻二极管等具有简单函数模型的元器件来建立等价的晶体管仿真模型，模拟晶体管的特性。如图所示，为PD55003晶体管的等效模型。 3.PD55003 仿真 1.直流仿真 直流仿真的目的是找到合适的静态工作点，设置静态工作点的目的就是要保证在被放大的交流信号加入电路时，不论是正半周还是负半周都能满足发射结正向偏置，集电结反向偏置的三极管放大状态。若静态工作点设置的不合适，在对交流信号放大时就可能会出现饱和失真（静态工作点偏高）或截止失真（静态工作点偏低）。 调出直流仿真模板，这里的DisplayTemplate控件的作用是插入一个仿真显示模板，如果不加入此控件，仿真出来的结果需要自己手动调出或者输入公式调出，而加入此控件仿真后可自动显示仿真结果。将晶体管模板连接好线路，设置VGS的电压仿真范围为1.5V ~ 3.6V，扫频为30个点，VDS电压仿真范围为0V ~ 30V，扫频为100个点，如下图所示： 仿真结果如下： 可以看到在放大区，IDS只随VGS的增大而增大，当VGS=3.3V，IDS=68mA，与数据手册给出的数据对比相差不大，说明仿真是准确有效的，因此我们静态工作取VGS=3.3V，VDS=12V。公众号@电路一点通 2.稳定性分析 在任何功率放大器的设计中,电路的稳定性是非常重要的。如果功率放大器不稳定,便不能发挥其正常功能而变成了振荡器,甚至有可能会烧毁电路。通常使用改善稳定性的措施都是通过一定的衰减或反馈使增益不会振荡增大,即牺牲增益来改善稳定性，在输入或输出端口串联或并联电阻,对于低噪声放大器,通常在输出端加入阻性负载,而对于功率放大器,电阻一般设置在输入端。(因为电阻会产生噪声,消耗掉功率) 绘制电路图如下： “DC_Block”的作用是起到隔直流的作用，“DC-Feed”类似射频扼流圈，经常应用在电源滤波电路中，对高频RF（射频）信号呈高阻，从而抑制高频信号进入系统，与磁珠的功能有点类似。“StabFact”控件返回的是稳定性因子。可以看到在电路输入端串联了一个电阻和电容，电容的作用是减小串联电阻所带来功率损耗。 仿真结果如图所示： 可以看到在460MHz的时候稳定因子大于1，这代表晶体管处于稳定状态，如果稳定因子小于1，则晶体管可能会发生振荡。 3.负载牵引 我们知道，功率放大器不同于小信号放大器，输出与输入总是成线性关系，因为功率放大器的功放管工作趋近于饱和区，其s参数会随着输入功率的变化而变化。一般情况下,我们只需要满足输出与输入的共轭匹配，即可满足最大功率输出的条件。但是,由于输入功率改变带来的s参数改变，简单的共轭匹配不能满足所有的输入功率点。因此，我们需要在所有的输入功率下进行仿真，得出在所有输入功率下，满足最大输出功率的条件。 在不同的负载阻抗下，功率放大器的输出功率和效率都不同，满足最大输出功率条件所对应的负载阻抗就称为最优负载阻抗，用z_opt表示。在实际情况中，不一定最大功率输出就是我们所需要的结果，因为输出最大功率带来的代价就是效率的降低，因此我们经常要对输出功率和放大效率进行一个折中，所以，我们选择的最优负载阻抗往往也不是输出功率最大的阻抗点，而是我们选择的一个功率效率折中阻抗点。LoadPull (负载牵引)技术就是通过仿真，来得到在一定输入功率下，不同的负载阻抗与输出功率和效率之间的关系。顾名思义，它是通过改变负载阻抗从而计算输出功率和效率,最终得到z_opt的技术。LoadPull的实现需要一个|分复杂且庞大的系统,但是ADS为我们集成好了LoadPull模板，我们只需要填写对应的输入功率，连接好电路，设置好偏置等条件之后，直接进行电路仿真，即可得到Loadpull结果。 通常厂家在Datasheet中，会按照最大功率输出设计提供合适的负载阻抗和源阻抗值，但是其数据含量有限，使用局限还是比较大，所以设计中必须自己测量最佳阻抗。 调出ADS的 LoadPull 模板，加上稳定性电路，替换成自己的晶体管后，根据驱动级提供的输出功率范围，填上合适的输入功率参数，Pavs是输入功率，RFfreq是工作频率，Vhigh是Vds的值，Vlow是Vgs的值。这里输入功率我们填17dBm，频率为460MHz，Vhight=12V，Vlow=3.3V。s11_rho对应的是扫描圆半径，s11_center对应的是圆心，pts对应的是采样点，z0对应的是特性阻抗。扫描圆中心点和半径需要根据自己的仿真结果进行合适的调整，采样点的设置得越多，得到的结果就越精确，但是仿真所耗费的资源就会越大，甚至会出现不收敛的情况，我们通常设置为200即可。 电路图如下所示： 仿真结果如下所示： 可以看到，等效率圆和等功率圆显示完整，均为封闭圆，意味着收敛（红色对应效率圆，蓝色对应功率圆），同时拖动m3，我们可以看到效率和功率的最大值以及对应的阻抗点。这里显示仿真出来的最大功率为32.92dBm，与我们所需要的33dBm相近，可以接受，我们记下此时的阻抗点为3.99+j6.79。 4.输出阻抗匹配 如果频率在GHz以上，为了避免LC元件所产生的的寄生效应，以及从成本考虑，一般选取串联阶跃阻抗的微带线进行匹配，同时为了抑制载波，在设计输出匹配时使用低通形式。因为我们这里的频率是460MHz，所以不考虑LC元件的寄生效应，采用分立元件进行匹配。 当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份绝对值相等而符号相反。这种匹配条件称为共扼匹配。共轭匹配在信号源给定的情况下，输出功率取决于负载电阻与信号源内阻之比K，当两者相等，即K=1时，输出功率最大。阻抗匹配的概念可以推广到交流电路，当负载阻抗与信号源阻抗共轭时，能够实现功率的最大传输，如果负载阻抗不满足共轭匹配的条件，就要在负载和信号源之间加一个阻抗变换网络，将负载阻抗变换为信号源阻抗的共轭，实现阻抗匹配。 输出阻抗匹配电路图如下： 5.源端牵引 源端牵引与负载牵引做法类似，只不过是需要把负载牵引得出的输出匹配电路代入到源端牵引电路中。 电路图如下所示： 仿真结果如下所示： 可见输出功率达到33dBm，满足我们的要求。 6.输入阻抗匹配 输入阻抗匹配和输出阻抗匹配做法一样，匹配电路如下所示： 7.谐波平衡仿真测试 在ADS软件中，分析非线性电路的最主要方法是使用谐波平衡仿真控制模块，谐波平衡仿真用于仿真非线性电路中的增益压缩、噪声、谐波失真、效率和互调产物等，普遍适用于放大器、混频器、振荡器等非线性电路。对于射频功率放大器来说，采用谐波平衡法仿真的目的就是进行大信号的非线性模拟，进而得到放大器的输出1dB功率压缩点,交调分量分析等与放大器非线性相关的性能参数。 插入谐波平衡仿真模板，“MeasEqn”是公式编辑器，在里面我们可以输入所需要的的计算公式，现在模板里已经存在计算功率和PAE的公式；在“VAR”里设置漏级电压12V，栅极电压3.3V，工作频率460MHz；在“HarmonicBalance”控件里自定义设置扫描功率为16~17dBm，步进为1dBm，当我们自定义设置扫描功率后，“SweepPlan”控件默认的扫描计划将不起作用，ADS将会以我们设置的步进扫描功率进行仿真。如下图所示： 电路图如下所示 仿真结果如下图所示： 可以看到在输入功率为16 ~17dBm的情况下，期望输出功率最低可以达到33.5dBm，增益为17.5dB，PAE为58.3%，直流消耗为3.77W，电流和热耗散功率、二三四五阶交调点都可以清楚的看到。 BFU590G晶体管的仿真与此仿真类似，当两个晶体管的仿真完成后，得到BFU590G的最佳输出阻抗和PD55003的最佳输入阻抗，我们将它们进行共轭匹配，从而将两个晶体管级联在一起，至此，PA级联仿真完成，接下来的工作是打板回来调试。
介绍电路之前，我们需要了解一下压控和流控的概念 压控：是指电压作为控制信号，理想状态下，对于MOS只要VGS的电压满足开启要求(Vth)，MOS管就导通 流控：是指电流作为控制信号，对于BJT，只要Ibe满足开启要求，三极管就会导通 记得第一次分析MOS管的导通状态的时候，还会各种考虑D级与G 极 D极与S极的电压关系；搞得自己脑袋疼；记住不要去仅仅针对MOS管去分析各种关系，因为好多电压关系在实际应用中并不会出现 现在不要去想那些！！！ NMOS 导通条件：VGS电压高于Vth（一般4.5V）:R1 R2的作用就是为给G 和S 之间创造一个VGS (一般2.5~4.5V，管子就可以完全导通，具体看手册);不用去关心G极与D极的电压关系（只要没达到击穿电压）；实测过，就算C极电压低于G极电压，管子依旧导通(不是经过体二极管的那种导通) 有人会说如果S极不接地呢，其实一样，只要你能保证VGS的电压满足要求就行： 比如下图 只要此时G极电压大于S极电压（高于导通电压），那就该怎么导通就怎么导通； 此时要特别注意，此时的S极电压不是0V ；具体多少V取决于你的电路，只要你能保证VGS； 比如此时S极电压大于D极电压，那不就是个二极管吗？还分析啥？ 结论：只要你保证VGS 满足导通电压，他就导通 NPN三级管 NPN三极管导通条件 1、Ib大约为1mA左右 2、Vbe>0.7V（因此设计时，需保证Vbe>0.7V，这个是导通条件）；但三极管导通时Vbe = 0.7V左右 就好像对于二极管，如果想让它导通，就要保证其两端压差高于0.7V (只要高于0.7V 你设计成5V 10V 都可以)，但二极管一旦导通，其两端电压就是0.7V 有些绕；一个是条件、一个是特征； 考虑点： 电阻R9的作用：用于设置Ib的大小（我们假设当NPN导通时，此时Vb=0.7V,因此流过R9的电流约为（5-0.7）/4=1mA左右） R11的作用： （1）如果没有R11、假设开关信号断开，三级管的b极就悬空；此时其属于高阻态（不确定状态），极易受到外部的高压静电、雷击、外部干扰信号的影响；导致三极管误导通和击穿损坏； （2）由于工艺的原因的原因，三极管的三个极之间都存在寄生电容；当三极管关断的时候，电容CBE可以通过R11更快速的放电，加快三极管关断速度（使得其工作在放大区的时间减小） R11阻值的选择： （1）必须要保证R11与R9在b极的分压安全的大于0.7V,管子才能导通（如果不能导通，其他的分析还有啥意义） （2）如果R11过大，会导致三极管关断时间变慢 （3）R11在满足分压要求的条件下如果阻值过小，会导致功耗变大（0.7V/R11） （4）据其他工程师的经验，R11选2K(个人觉得，这个值一定要满足第一个条件，在其左右就可以了) 对于以上四个条件，你要先保证条件（1），如果功能都不能实现，还在讲性能？？？ 总结： (1):三极管开关电路设计的思路是一种 假设成真的设计方法：就是我按照其完全导通的时候选择各种参数，而不是我先选参数后判断其是否导通 (2):对于R9和R11的分压要满足Vbe大于0.7V（比如这个图中设计的Vb=5*(2/6)=1.6V）但为什么实测出来是0.7V而不是1.6V 这是因为be间的特性很像一个二极管，只要其压差大于0.7V 其压差就是0.7V(有点绕，哈哈哈哈）以前这个问题困扰我这个小白 因此你要做的就是保证其大于0.7V；
这个电控界的MOS管，但想让它听话，还得靠驱动电路！整理了 4 种常用方案： 直接驱动：使用微控制器或逻辑门直接连接MOS管的栅极。 推挽驱动：采用NPN和PNP三极管（或NMOS/PMOS）组成推挽结构，分别负责快速充放电栅极电容。 隔离驱动：通过光耦传递信号或变压器磁耦合，实现电气隔离，适合高压场合。 专用驱动芯片：集成推挽输出、电平转换、死区控制等功能。 关键设计考虑 栅极电阻：调节开关速度，平衡EMI与损耗。 布局布线：减少寄生电感，防止振荡和电压尖峰。 保护电路：加入TVS二极管或稳压管防止过压。 总而言之：选择合适的驱动电路需综合考虑功率等级、开关频率、隔离需求及成本等因素，确保MOS管高效可靠工作。 驱动电路分类 直接驱动 原理:使用微控制器或逻辑门直接连接MOS管的栅极。 优点:结构简单，成本低。 缺点:驱动电流有限，可能导致开关速度慢、 损耗大适用场景:低功率、低频率应用，如小信号开关。 推挽驱动 原理:采用NPN和PNP三极管(或NMOS/PMOS)组成推挽结构，分别负责快速充 放电栅极电容。优点:提升开关速度，减少损耗，驱动能力强 缺点:驱动电流受限于三极管或MOS管的参数，大功率场景需额外优化。 应用:中等功率开关电路，如电机控制。 隔离驱动 光耦隔离:通过光耦传递信号，实现电气隔离， 变压器隔离:利用磁耦合传递能量，支持高频应用，需注意磁芯饱和问题。 优点:电气隔离，安全性高。 缺点:光耦传输延迟较大，不适用于高频开关，磁芯变压器占用PCB面积，难以小型化。应用:逆变器、离线电源等高压系统。 专用驱动芯片 原理:集成推挽输出、电平转换、死区控制等 功能。优点:简化设计，提供高驱动电流和保护功能。 缺点:不同芯片支持的电压范围、死区时间配置可能受限，需匹配需求。 应用:半桥/全桥拓扑、大功率开关场景。
硅是集成电路产业的基础，半导体材料中约 98% 为硅，半导体硅工业涵盖多晶硅、单晶硅（包含直拉和区熔）、外延片以及非晶硅等。其中，直拉硅单晶多用于集成电路和中小功率器件，区域熔单晶主要应用在大功率半导体器件上，像整流二极管、硅可控整流器、大功率晶体管等，而单晶硅与多晶硅的应用最为广泛。单晶硅用作衬底的原因单晶硅由多晶硅提纯而来，多晶硅包含多个晶向的小单元，单晶硅却只有一种晶向（常为和 < 100 > 晶向）。由于半导体采用薄膜工艺，要在硅衬底上生长外延层并制作器件，使用单晶硅做衬底，能确保生长的外延层方向与衬底一致，进而保证整个器件结构的致密性和稳定性，使其在整个晶体中呈现长程有序，而非仅在单个小单元内有序。多晶硅用于 MOSFET 栅极的情况1、优点 易于控制临界电压：MOSFET 的临界电压取决于栅极与通道材料的功函数差异，多晶硅作为半导体，可通过掺杂不同极性杂质改变功函数。且它与作为通道的硅之间能隙相同，调整其功函数就能满足降低 PMOS 或 NMOS 临界电压的需求。而金属材料功函数不易改变，若要同时降低 PMOS 和 NMOS 的临界电压，需用两种不同金属作栅极材料，会给制作过程带来较大变量。 栅下接触面缺陷少：硅与二氧化硅接面的缺陷相对较少，而金属与绝缘体接面容易形成较多表面能阶，对元件特性影响较大。 熔点高：多晶硅熔点高于多数金属，现代半导体制作过程中习惯高温沉积栅极材料以提升元件效能，金属熔点低会限制制作时的温度上限。 2、缺点 导电性不如金属：多晶硅导电性欠佳，限制了信号传递速度，虽可通过掺杂改善，但效果有限。部分熔点高的金属可与多晶硅制成合金（即金属硅化物），能提升其导电特性并耐高温，且因位置离通道区较远，对临界电压影响不大，“自我对准金属硅化物制程”（salicide 制程）就是相关应用。 小尺寸制作下存在 “多晶硅耗尽” 问题：当 MOSFET 尺寸极小、栅极氧化层很薄时（如氧化层厚度达一纳米左右），会出现 “多晶硅耗尽” 现象，即反型层形成时，栅极多晶硅靠近氧化层处会出现耗尽层，影响导通特性。解决此问题，金属栅极是较好方案，像钽、钨、氮化钽、氮化钛等金属可作为栅极材料与高介电常数物质构成的氧化层组成 MOS 电容，也可采用将多晶硅完全合金化的 FUSI 制程来解决。 在制作栅极时，多晶硅常用于自对准工艺，它能界定有源区边界。离子注入时，多晶硅区域可阻挡离子，无多晶硅的区域则被注入离子形成有源区，实现自动对准有源区。像铝金属等熔点低，无法承受离子注入，不适合做自对准，而高熔点金属则可以。
MOS管寄生电容介绍： 我们知道MOS管一般作为DCDC电路的开关管，在几M的频率下不停的做开关MOS管的动作，MOS管内部的一些寄生参数很可能能影响我们开关的动作，以至于影响我们一些电源的启动时间，信号沿的过冲等等。因此我们来简单介绍下MOS 管的寄生电容： MOSFET 结构以及影响驱动的相关参数 上图是 MOSFET 的电容等效图。 MOSFET 包含 3 个等效结电容 Cgd, Cgs 和 Cds.通常在 MOSFET 的规格书中我们可以看到以下参数： 1.Cgs（栅源电容） 位于栅极和源极之间，主要由栅极与沟道之间的氧化层电容和栅极与源极的重叠电容组成。它是MOS管中最大的电容，影响开关速度。 2. Cgd（栅漏电容） 位于栅极和漏极之间，由栅极与沟道之间的氧化层电容和栅极与漏极的重叠电容构成。由于米勒效应，Cgd在高频和开关过程中影响显著。Cgd（栅漏电容）我们又称为米勒电容。对于开关的上升和下降时间来说是其中一个重要的参数，他影响着关断延时时间。因此我们人为并联栅漏电容来用作电源缓启电路 3.Cds（漏源电容） 位于漏极和源极之间，主要由漏极和源极之间的PN结电容及寄生电容组成。其值较小，但在高频电路中仍不可忽视。
钽电容在电容界属于什么呢？可以说是富哥，因为钽是一种贵金属，回收价值高。 钽电容全称是钽电解电容，是属于电解电容的一类，相比于铝电解电容，它价格会更贵。在发展上钽电容最早是在1956年由美国贝尔实验室首先研制成功的，可以做到在保证电容器体积小的同时又能够达到较大电容量的效果，性能优异。 钽电容具有高容量密度，低ESR，高温度稳定性，低漏电流以及寿命长等优点，在电子产品的设计有着广泛的应用。在结构上钽电容使用钽金属片作为电极，电介质是钽氧化物，在钽氧化物薄膜和钽金属片之间有一个极细的介电层，整个钽电容的结构被包裹在塑料或者金属外壳中，以保护其结构稳定性，免受环境的影响。 在封装形式上，钽电容主要分为贴片钽电容和引线钽电容两种形式，并且它是有极性的，其中贴片钽电容有标记的一端是表示正极，这个标示法刚好是和部分铝电解电容是相反的（也就是有标记的一端是负极）；而如果是引线钽电容，它的正极是长腿的那一根。 钽电容千万不要接反，不然就可能造成电容被烧焦，严重的情况甚至会发生爆炸。 那钽电容在使用时需要考虑哪些参数呢？其实也和正常电容使用时要考虑的参数差不多。 容值 正常来讲，容值随频率的增加而下降，随温度的增加也会跟着细微增加，不过因为钽电容的温度系数好，它是采用的固体MnO2电解质，所以它的容值变化相对来说更加稳定。 额定电压 在规格书中，一般标示的工作电压是一定温度下最大直流电压（小于85℃），当这个温度高于85℃时，额定电压就会降低，比如说到了125℃，额定电压就可能降低到了原来的额定电压的三分之二。 漏电流 DCL值是钽电容的性能表现的一个关键的参数，漏电流的衰减速度和高温时的漏电流变化率对于产品的可靠性起着决定性的作用。 耗散因子（DF值） 耗散因子是电容内部功率耗散的物理量，它指的是电容上施加交流电时的功率损耗，高的耗散因子可能会使得电容的寿命缩短，所以这个值是越小越好的。耗散因子的公式是串联电阻除以容抗，即DF=RS/XC。一般情况下，DF值会随着频率增加而增加。 绝缘电阻 绝缘电阻值是规定值，指的是在常温下，对电容以额定电压值进行充电1分钟/2分钟，然后再将电压值除以1分钟/2分钟的平均漏电流得到绝缘电阻值。 ESR 等效电阻，这里指的是电容的等效串联电阻，这个参数ESR的值会影响电源纹波和PDN仿真，其中MLCC的ESR一般都比较小，差不多是mΩ级别，不过像钽电容就会相对大一点，一般是Ω级别的。
扫码关注面包板社区
