-
影响功率半导体器件用硅外延片清洗质量的因素
薛宏伟 周晓龙 刘永刚（河北普兴电子科技股份有限公司）摘要 ：硅外延片非常适合且已经被广泛用作制备功率半导体器件，但其供给远远不能满足市场需求。硅外延片清洗后，可能会造成表面有机物、颗粒、金属污染物和水痕残留，直接影响到功率半导体器件用晶圆加工过程的稳定性和加工产品的最终良率。从人机料法环等环节，分析了这些影响因素的来源和实际生产过程中使用的方法。利用新型清洗技术，可以减少传统清洗工艺对环境的影响。根据清洗机和工艺的实际情况，及时发现和解决清洗遇到的问题，才能保证清洗质量稳定在较高的水平，满足晶圆加工厂家的要求。0 引言功率半导体器件是电力电子行业应用非常广泛的基础元器件。随着人类文明和时代的进步，新能源、物联网、高铁、变频家电等领域的新兴需求日益增长，驱动着功率半导体器件的研制和应用水平水涨船高。中国是全球最大的功率半导体器件消费国家，功率半导体器件细分的主要几大产品如 IGBT、MOSFET 等，供给远远不能满足市场需求。硅是半导体行业最主要的基础材料，与晶体原生缺陷富集的硅抛光片相比，硅外延片表面的外延层中氧含量也更低，更适合并且已经被广泛用作制备功率半导体器件。清洗作为半导体产业中的一环，其重要性已经越来越被人们所认知。硅外延片清洗质量的好坏，直接影响到后续晶圆加工过程的稳定性和加工产品的最终良率，因此行业持续对清洗后的硅外延片表面质量提出了越来越高的要求。如何更有效地去除硅外延片表面的有机物、颗粒、金属污染物和粒状水痕，已经成为硅外延片生产厂家共同面临的一个重要课题。1 影响因素分析硅外延片清洗普遍采用 RCA 法，利用去离子水和化学液，加以兆声、甩干和加热等方式，将外延片表面的外来沾污去除。但是清洗过程中，如果在人、机、料、法、环等环节处理不当，可能就会造成表面残留有机物、颗粒、金属污染物和水痕等影响功率半导体器件制造过程和制造良率的不佳因素。比如，颗粒的粒径和数量直接影响晶圆加工后的成品率，金属会造成少数载流子寿命缩短等问题。为了使清洗后的外延片能满足下游功率半导体器件厂家的要求，需要对这些因素的来源进行分析，并对这些因素在人、机、料、法、环等环节中造成的问题进行规避，提高清洗质量。1.1 有机物有机物沾污包括硅外延片表面的碳和以成键的形式与硅结合的碳。它的来源很广泛，如人的皮肤油脂、防锈油和润滑油以及蜡等。这些物质通常都会对加工进程带来不良的影响。另外，表面附着的有机物也会影响硅片表面沾污的清洗效率，阻止化学清洗达到预期效果。硅外 延 片 表 面 的 有 机 物 去 除 通 常 会 用 到 SPM（H2SO4+H2O2+H2O）化学液，SPM 可以将有机物氧化生成 H2O 和 CO2。但是 SPM 化学液的过量使用对环境有不利的影响，因此氧化还原势更高的臭氧（O3）逐渐被人们用来去除有机物。针对有机物沾污，关键是加强对清洗过程中人为环节和清洗机设备的管控，对人为环节的管控包括清洗全程使用真空镊子等夹具和机械手持片等，对清洗机设备的管控包括机械部分使用的防锈油或润滑油绝对不能造成清洗机台面和清洗槽的沾污等，同时清洗机所使用的化学液要单独存放，不能与任何有机物混放。通过以上管控措施，即使不特别使用 SPM化学液或臭氧清洗，也不会造成有机物对清洗过程的影响和最终有机物的残留。1.2 表面颗粒颗粒是硅外延片最常见的一种表面缺陷，不仅会直接带来器件的失效，还会破坏布线的完整性，解决好颗粒问题是提高外延成品率的关键。硅外延片表面上的颗粒，有的是在衬底上就存在，“开盒即用”长完外延后，可能就会在原有的颗粒位置上出现点状的颗粒；有的是在外延过程中或生长结束后，由于反应腔室的环境引入的颗粒，造成外延片表面出现大小不一的颗粒 ；还有的是在外延片测试、存放、运输等过程中增加的颗粒。在应用广泛的湿法清洗环节中的SC1（或 APM ：NH4OH+H2O2+H2O）化学液主要是用来去除外延过程结束后附着在硅外延片表面颗粒的，兆声是靠化学液清洗槽下方的振板产生的，声波在液态介质中传播产生非周期性声波流并作用在硅外延片表面，使得表面附着的滞留层厚度减小，从而使 SC1 化学液清洗不掉的粒径较小的颗粒更容易被声波流去除，然后被化学清洗液带走，达到增加清洗效果的目的。SC1 化学液的浓度（特别是 NH4OH 的浓度）和温度同样会影响去表面颗粒的效果，SC1 的浓度和温度过低，会降低化学液去颗粒的能力，但浓度和温度过高，又会加速化学液的挥发并且影响硅外延片表面的粗糙度，因此为了达到平衡，可以利用化学液补液系统进行补液，补液量范围可以控制在 100~200 ml/h，另外还可以在石英槽上部进行遮盖减少挥发。为了进一步减少洗后的表面颗粒，可以采用以下途径 ：增加预清洗步骤，增加 SC1 化学液清洗槽，增加兆声功率、循环化学液等手段 ；提高石英槽内花篮材质的硬度 ；提高清洗间、测试间和外延片存放环境的净化等级 ；提高清洗槽内的纯水和化学液的颗粒水平。利用上述方法，硅外延片可以做到清洗后40 nm 颗粒增加小于 30 个，6 英寸硅外延片表面 0.2 um颗粒小于 10 个，8 英寸硅外延片表面 0.2 um 颗粒小于20 个。利用相同来源的硅衬底在同一个外延设备上生长相同参数的外延片，清洗后使用相同测试菜单测试颗粒，利用 KLATencor 公司 Surfscan SP1 型颗粒测试仪测量 8英寸硅外延片表面颗粒水平，改善前，＞ 0.20 um 颗粒数量典型值超过 20 个，改善后，＞ 0.20 um 颗粒数量典型值能控制在 10 个左右，颗粒去除比例明显提升（见图 1）。1.3 金属污染物金属沾污会增加硅功率器件的漏电流密度，影响器件的稳定性，破坏器件的性能。如铁会减少少数载流子的寿命，钠会在氧化层中引起移动电荷，铜会在硅 - 二氧化硅界面形成富铜的沉淀破坏薄氧化层的完整性。硅外延片表面的金属可能是来源于衬底和化学液的原生沾污、清洗设备带来的系统沾污或环境引入的外来沾污等。通常应用 SC2（或 HPM ：HCl+H2O2+H2O）化学液来降低硅外延片表面的金属含量，但是 SC2 化学液结晶可能会增加洗后表面小直径颗粒的数量，可以用氢氟酸（HF）代替盐酸（HCl）或用 O3 配合 HF 替代 SC2化学液，也能很好地达到去金属的目的。一般晶圆加工厂家对 Na、Cu、Al、Fe 等主要金属，要求用电感耦合等离子体质谱仪（ICP-MS，Inductively Coupled Plasma Mass Spectrometry）测得的含量最高不能大于 5×1010Atms/cm2。为了满足对金属含量更低的要求，可以使用更高等级的化学液，监控 SC2 化学液浓度并进行及时补液，增加 SC2 化学液浓度，定期清理 SC2 化学液槽，系统阀门和管路进行周期维护。采取这些降低金属含量水平的手段后，硅外延片经过清洗后，利用 Agilent 公司7900 ICP-MS 测试仪测量外延片表面主要元素含量可以持续稳定在不高于 1×1010 Atms/cm2 或者更低水平，利用 SEMILAB 公司 FAaST 210 型 SPV 测试仪测量外延片 Fe 离子平均浓度在 1010 cm-3 量级（表 2 和图2）。1.4 表面水痕水痕是因为干燥不充分，硅外延片表面的水形成水滴，与硅在水中氧化形成的二氧化硅（SiO2）进行反应，形成稳定的偏硅酸（H2SiO3）：2H2O+Si -> SiO2+4H+Si+O2 -> SiO2SiO2+H2O -> H2SiO3这些偏硅酸在清洗后的硅外延片表面表现为颗粒状水痕。由于水痕会影响刻蚀的完整性，引起区域性芯片失效，造成最终良率损失。经过湿法清洗后的硅外延片，通常采用以下两种技术进行干燥 ：表面张力干燥技术（Marangoni dry method）和旋转干燥技术（Rotagoni dry method），配合异丙醇蒸汽（IPA vapor）或红外干燥（IR dry），加强对硅外延片表面的干燥。由这两种技术可以组合出多种硅外延片的干燥方法，比如 ：在硅外延片从去离子水槽中进行慢提拉过程中，利用异丙醇与去离子水之间表面张力的不同（异丙醇表面张力小于去离子水），将异丙醇蒸汽吹向外延片表面，使得硅外延片表面的异丙醇浓度高于去离子水内的异丙醇浓度，较小的异丙醇表面张力将水从硅外延片表面移除 ；利用硅外延片在高速旋转时产生的离心力移除表面去离子水的同时，向硅外延片表面喷射异丙醇蒸汽，同样是利用异丙醇与去离子水之间表面张力的差异，加强干燥效果 ；将硅外延片从去离子水槽中进行慢提拉后，对硅外延片进行红外辐射，达到完全干燥的目的。2 清洗技术进展随着微电子产业技术的进步，硅外延片的直径越来越大，器件的结构和线宽越来越小，不仅仅对硅外延片的厚度和电阻率的均匀性要求越来越高，对硅外延片的表面状态特别是清洁程度的要求也越来越严苛。由美国无线公司开发的浸泡式 RCA 化学清洗工艺得到广泛应用，但是无法在一道清洗工序中同时实现对硅外延片表面的有机物、颗粒、金属污染物和粒状水痕高质量的去除。另外，工艺中会用到大量纯水，化学液本身会对硅外延片表面带来微粗糙度的影响，化学液的排放还会对环境造成不可逆的破坏和污染。为了减少传统清洗工艺对环境的影响，新型清洗技术的开发成为必然趋势。日本东北大学Ohmi 教授利用超净水溶解 O3 的强氧化性，可以带来更为平坦的氧化膜，还可以去除 C-H 键结合的有机物和金属。利用H2O2 的氧化作用和 HF 清洗液的强活性，可以使硅外延片表面氧化层上附着的金属同氧化层一同被溶解去除。将O3 和 HF 清洗液配合用到 RCA 标准清洗工艺中，可以减小对表面微粗糙度的影响，并提升清洗效果，配合单片清洗机的使用，还可以有效减少纯水和化学液的使用量。3 结语功率半导体器件用硅外延片清洗质量的高低，固然与清洗机的设计理念和部件配置有直接关系，但是设备因素只是人、机、料、法、环影响要素中的一个。RCA标准清洗工艺经过 30 余年的发展，已经演变出很多种新的工艺，而且每台清洗机的工艺都不会完全一样，也不会一成不变。在实际清洗过程中，还需要对操作者、设备保养、化学液浓度、工艺流程和清洗环境等环节进行标准化管理，遇到相关清洗问题（如本文提到的表面有机物、颗粒、金属污染物和粒状水痕去除效果变差）比例增加的情况，能够及时发现和解决，才能保证清洗质量维持在比较高的水平，从而满足晶圆加工厂家的需求。
01-03 42浏览 -
传输线的特性阻抗
首先我们应该清楚一个概念：在高速板卡中，传输线不能仅仅看作是理想的导线，而是需要考虑各种寄生参数，比如寄生电容，寄生电感，寄生电阻等。这些参数综合起来称之为传输线的特性阻抗。图1 图1中等效阻抗: 那图1中的模型是怎么来的？或者说为什么传输线在高频时为什么需要做等效模型？图2（来源于网络）图2中的左边图所示，无论是什么样的信号线，最终都是需要回流到参考平面（GND），当然电源也是一样需要回流到GND。PCB在生产制作的过程中，是无法避免线路和参考平面之间存在寄生电容，寄生电感，寄生电阻。信号在传输线中传输的过程中，每一步都会遇到不同的寄生参数，所以常说的阻抗控制，就是需要控制整条传输线的寄生参数保持一致，这个就需要整条传输线每处都需要做到均匀，而这也可以称为阻抗连续，反之就称之为阻抗不连续。高速板卡中，信号在阻抗不连续的传输线上传输就有可能出现信号反射的情况！那什么是信号反射？有什么危害？在传输线中，当信号遇到阻抗不连续的节点时，就会出现信号发射的情况，这个阻抗不连续的节点也称为瞬态阻抗。如下图3所示，传输线由50Ω突变成70Ω时的情况，A和C都遇到阻抗突变点，会沿着输入路径反射回去（信号反射），而只有B顺利通过。图3信号的反射会直接造成信号的失真，信号的完整性，还会增加额外的噪音，干扰其他信号的正常运行，影响整机的稳定性。 图4所以在PCB走线时，为什么要保证同一个网络的线宽要一致，就是出于这方面的考虑！ 在低频电路中，我们基本上都不会考虑阻抗匹配的问题，可以说是直接习惯性的忽略了，其根本原因是低频信号的波长相对于传输线来说实在太长了，根本不会产生发射问题（举个栗子：就像往大海里面倒入一杯水一样，起不了太大的涟漪） 比如说一个信号的频率f=1KHZ，根据波长的计算公式： λ＝u/f其中： λ为波长，u为电磁波在真空中传输的速度，约等于光速3*10^8m/s可以计算出 λ=3*10^8m/s/1000HZ=300000m 300000m的波长远远大于传输线的长度。那其实由 λ＝u/f可知，f越大，波长λ越短。当波长短到和传输线的长度相等时（或者大于波长的1/4），由于阻抗问题，就会出现源信号和发射信号叠加在一起的现象，最典型的波形表现就是“振铃”！所以在高速板卡的设计中，我们会经常听到“阻抗匹配”，这是非常关键的，也是高速板卡设计的重中之重。阻抗匹配具体就是指信号源的阻抗，传输线的阻抗，还有接收端的阻抗处于一种合适的状态！
2024-12-20 234浏览 -
-
PIC单片机与DC-DC转换器电路设计
一.实验目的 1. 认识电路板设计中的要素：元器件的类型（芯片、电阻、电容、电感、接插件等）、封装、安装方式，以及PCB设计、生产、验证等过程。 2. 认识原理图schematic中的元件符号、符号库、线、网络标签等；电路布板PCB Layout中的元件封装、封装库、布线、过孔、覆铜、层。 3. 掌握KiCad下载、安装和工作流程。 4.完成DC-DC转换电路的PCB layout。 5.掌握KiCad的第三方插件安装，能输出BOM文件。 6.掌握输出制造工艺要求的Gerber光绘文件。 二.实验资源KiCad5.1.10软件（含Eeschema和Pcbnew工具）三.实验步骤1.PIC单片机电路(1) 根据KiCad指导书中的步骤绘制PIC单片机原理图(2) 进行连线，覆铜等操作 (3) 三维视图及物料表 2.sim卡座封装绘制 阅读getting started in KiCad.pdf中第8章，KiCad的元件封装库，参照9.2数据手册中相关资料，完成元件7P自弹MICROSIM卡座的封装绘制。绘制结果如下： 3.DC-DC转换电路 (1)原理图绘制，使用给定的封装设置物料表： (2) 按照DC-DC电源PCB布局要点及布局板框和接口图，完成PCB布局布线 (3) 生成Gerber文件，(文件见工程压缩包) https://github.com/A-Y-1/HNU/tree/main/%E7%94%B5%E5%AD%90%E6%B5%8B%E8%AF%95%E5%B9%B3%E5%8F%B0/%E7%94%B5%E5%AD%90%E6%B5%8B%E8%AF%95%E5%B9%B3%E5%8F%B01四.实验总结1.通过实验熟悉了KidCad的使用，原理图的绘制，PCB布板的方法，物料表的生成，Gerber文件的生成，覆铜的方法等相关知识。2.通过实验完整的体验了电路设计及布板的流程，并学习了相关的方法和步骤3.认识了KidCad的元件库，封装库，和绘制元件符号的方法。4.完成了DC-DC原理图的绘制，了解了其电路工作原理。并完成了Gerber文件的生成以及通过嘉立创得到了样板，体会了自行设计电路的过程，解决了绘图和布线过程中的问题。5.布线需要清楚电路原理，并有耐心的进行覆铜，绘制等操作，才能完成合理，可用的电路布板。 版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议， 原文链接：https://blog.csdn.net/Aaron503/article/details/125828091
2024-12-18 185浏览 -
剖析ADI 先进浪涌抑制器技术
对一名电源设计工程师而言，在设计电源方案时，总是希望前端输入是理想的，没有过冲、负压、短路等情况。然而实际的系统输入大多数不稳定，会存在过冲谐振、反压以及短路等风险，这些不稳定...
2024-12-06 229浏览 -
这样看MOSFET数据手册，是不是更好懂？
MOS管数据手册上的相关参数有很多，以MOS管VBZM7N60为例，下面一起来看一看，MOS管的数据手册一般会包含哪些参数吧。 极限参数也叫绝对最大额定参数，MOS管在使用过程当中，任何情况下都不能超过下图的这些极限参数，否则MOS管有可能损坏。 VDS表示漏极与源极之间所能施加的最大电压值。VGS表示栅极与源极之间所能施加的最大电压值。ID表示漏极可承受的持续电流值，如果流过的电流超过该值，会引起击穿的风险。IDM表示的是漏源之间可承受的单次脉冲电流强度，如果超过该值，会引起击穿的风险。关注公众号：硬件笔记本 EAS表示单脉冲雪崩击穿能量，如果电压过冲值(通常由于漏电流和杂散电感造成)未超过击穿电压，则器件不会发生雪崩击穿，因此也就不需要消散雪崩击穿的能力。EAS标定了器件可以安全吸收反向雪崩击穿能量的高低。 PD表示最大耗散功率，是指MOS性能不变坏时所允许的最大漏源耗散功率，使用时要注意MOS的实际功耗应小于此参数并留有一定余量，此参数一般会随结温的上升而有所减额。（此参数靠不住） TJ, Tstg，这两个参数标定了器件工作和存储环境所允许的结温区间，应避免超过这个温度，并留有一定余量，如果确保器件工作在这个温度区间内，将极大地延长其工作寿命。 dV/dt反映的是器件承受电压变化速率的能力，越大越好。对系统来说，过高的dv/dt必然会带来高的电压尖峰，较差的EMI特性，不过该变化速率通过系统电路可以进行修正。 热阻表示热传导的难易程度，热阻分为沟道-环境之间的热阻、沟道-封装之间的热阻，热阻越小，表示散热性能越好。 △VDS/TJ表示的是漏源击穿电压的温度系数，正温度系数，其值越小，表明稳定性越好。 VGS(th)表示的是MOS的开启电压(阀值电压)，对于NMOS，当外加栅极控制电压 VGS超过 VGS(th) 时，NMOS就会导通。 IGSS表示栅极驱动漏电流，越小越好，对系统效率有较小程度的影响。 IDSS表示漏源漏电流，栅极电压 VGS=0 、 VDS 为一定值时的漏源漏流，一般在微安级。 RDS(ON)表示MOS的导通电阻，一般来说导通电阻越小越好，其决定MOS的导通损耗，导通电阻越大损耗越大，MOS温升也越高，在大功率电源中，导通损耗会占MOS整个损耗中较大的比例。 gfs表示正向跨导，反映的是栅极电压对漏源电流控制的能力，gfs过小会导致MOSFET关断速度降低，关断能力减弱，过大会导致关断过快，EMI特性差，同时伴随关断时漏源会产生更大的关断电压尖峰。 Ciss表示输入电容，Ciss=Cgs+Cgd，该参数会影响MOS的开关时间，该值越大，同样驱动能力下，开通及关断时间就越慢，开关损耗也就越大。关注公众号：硬件笔记本 Coss表示输出电容，Coss=Cds+Cgd；Crss表示反向传输电容，Crss=Cgd(米勒电容)。这两项参数对MOSFET关断时间略有影响，其中Cgd会影响到漏极有异常高电压时，传输到MOSFET栅极电压能量的大小，会对雷击测试项目有一定影响。 Qg、Qgs、Qgd、td(on)、tr、td(off）、tf这些参数都是与时间相互关联的参数。开关速度越快对应的优点是开关损耗越小，效率高，温升低，对应的缺点是EMI特性差，MOSFET关断尖峰过高。 IS 、ISM这些参数如果过小，会有电流击穿风险。 VSD、trr如果过大，在桥式或LCC系统中会导致系统损耗过大，温升过高。 Qrr该参数与充电时间成正比，一般越小越好。 输出特性曲线是用来描述MOS管电流和电压之间关系的曲线，特性曲线会受结温的影响，一般数据手册上会列出两种温度下的特性曲线。 根据MOS管的输出特性曲线，取Uds其中的一点，然后用作图的方法，可取得到相应的转移特性曲线。从转移特性曲线上可以看出当Uds为某值时，Id与Ugs之间的关系。 MOS的导通电阻跟结温是呈现正温度系数变化的，也就是结温越高，导通电阻越大。MOS数据手册上一般会画出当VGS=10V时的导通电阻随温度变化的曲线。 电容容量值越小，栅极总充电电量QG越小，开关速度越快，开关损耗就越小，开关电源DC/DC变换器等应用，要求较小的QG值。 MOS管一般会有一个寄生二极管，寄生二极管对MOS管有保护的作用，它的特性跟普通的二极管是一样的，也具有正向导通的特性。 最大安全工作区是由一系列(电压，电流)坐标点形成的一个二维区域，MOS管工作时的电压和电流都不能超过该区域，如果超过这个区域就存在危险。 可以看到，MOS管的相关参数其实有很多，其实，在一般应用中，我们主要考虑漏源击穿电压VDS、持续漏极电流ID、导通电阻RDS(ON)、最大耗散功率PD、开启电压VGS(th)，开关时间，工作温度范围等参数就可以了。关注公众号：硬件笔记本
2024-12-06 105浏览 -
二极管、三极管、MOS管和IGBT基础知识
本文介绍了硬件工程师入门的基础元器件，包括二极管、三极管、MOS管和IGBT。对比了肖特基二极管与硅二极管的特性，探讨了三极管作为开关的应用和电阻选择方法，解释了MOS管的结构和栅极串联电阻布局，并概述了IGBT在电力转换中的重要角色及其发展。 硬件工程师入门基础知识 （一）基础元器件认识（二） tips：学习资料和数据来自《硬件工程师炼成之路》、百度百科、网上资料。 1.二极管 2.三极管 3.MOS管 4.IGBT 5.晶振 1.二极管 肖特基二极管和硅二极管的比较： 肖特基二极管的优势主要在速度和压降，对这两个没要求的场景，那自然选择更便宜的由硅构成的二极管。 二极管漏电流 这个参数，值得一提的是，肖特基二极管的漏电流，是硅二极管的 100 倍左右。 还有一点就是，漏电流与温度有很大的关系。温度越高，漏电流越大。 硅二极管温度越高，漏电流越大，是原因硅二极管的漏电流是由少子决定的，温度越高，本征激发越强烈，少子浓度会升高，所以漏电流就越大了。 反向恢复时间：也是比较重要的参数，这个前面有文章专门讲过，就不再说了。 工作频率：由反向恢复时间决定的。 耐压：记住肖特基二极管耐压值，很难做高就行吧，一般不超过 100V，当然，更高的也有，这里只说常见的。而硅二极管可以做很高。 反向恢复时间 实际应用中的二极管，在电压突然反向时，二极管电流并不是很快减小到 0，而是会有比较大的反向电流存在，这个反向电流降低到最大值的 0.1 倍所需的时间，就是反向恢复时间。 几种二极管的最高工作频率顺序是下面这样的： 为什么要用肖特基二极管续流？ 我们来看一个问题： 为什么开关电源中，一般用肖特基二极管续流，不用快恢复二极管呢？ 主要有两点： 一是肖特基二极管导通电压更低。 二是肖特基二极管速度更快，反向恢复时间更小。 如此一来，使用肖特基二极管肯定损耗是更小的，温度更低，也不会烫成狗，这样整个开关电源效率也更高。 2.三极管 常用的三极管电路设计-电阻到底是怎么选的我们在模电教材里面，会有各种放大电路，共基，共集，共射等，相关的计算公式，曲线，电路等效 模型天花乱坠，学起来非常费劲。实际 90%工作，可能我们主要关注一个参数就行了，那就是电流放大倍数 β，其它的通通用不到，而且我们做产品，如果真要放大信号，那也是使用各种集成运放。 绝大多数情况，我们是把三极管当作一个低成本的开关来使用的，作为开关，虽然 MOS 可能更为合适，不过三极管价格更低，在小电流场景，三极管反而是用得更多的。 一个 NPN 三极管，价格也就 2 分钱左右。常用的电路（NPN 为例） 1、电平转换，反相 这个电路用得非常多，有两个功能。 一是信号反相，就是输入高电平，输出就是低电平；输入低电平，输出就是高电平 二是改变输出信号的电压，比如输入的电压范围是 0V 或者是 3.3V，想要得到一个输出是 0V 或者是5V 的电平怎么办呢？让 Vcc 接 5V 就可以了，输出高的时候，out 的电平就是大约为 5V 的。2、驱动指示灯 我们经常使用三极管驱动 LED 灯，比如下面这个电路： 3、驱动 MOS 开关 还一个电路也用得非常多，那就是驱动电源的 PMOS 开关，如下图： 在 in 为低时，三极管不导通，相当于是开路，PMOS 管的 Vgs 为 0，PMOS 管也不导通，Vcc2 没有电。 在 in 为高时，三极管导通，集电极相当于是接地 GND，于是 PMOS 管的 Vgs 为-Vcc1，PMOS 管导通，也就是 Vcc1 与 Vcc2 之间导通，Vcc2 有电。如何选择电阻 我们的电路输入一般是只有两种状态，0V 或者是其它的高电平（1.8V，3.3V，5V 等），截止状态一般不用怎么考虑，因为如果让三极管的 Vbe=0，自然就截止了，重要的是饱和状态如何保证。 那么啥叫饱和状态？ 我们先假定三极管工作在放大状态，那么放大倍数就是β，如果基极有 Ib 电流流过，那么集电极 Ic=β*Ib，Ic 也会在 Rc 上面产生压降 Urc。易得：Urc+Uce=Vcc，显然，Ib 越大，那么 Urc=βIbRc 越大，如果 Ib 足够大，那么 Urc=Vcc 时， Uce=Vcc-Urc≈0。电路计算举例 LED 灯的例子 已知条件：输入控制电压高电平为 3.3V，电源电压为 5V，灯的导通电流 10mA，灯导通电压 2V，三极管选用型号 MMBT3904 三极管饱和导通时，Vce=0V，所以 Rc=(5V-2V)/10mA=300Ω。 查询芯片手册，三极管 MMBT3904 的的放大倍数 β（hfe）如下图所示： 可以看到，在 Ic=10mA 时，放大倍数最小为 100。 那么 Ib=10mA/100=100uA，三极管导通时，Vbe 约为 0.7V，继而求得 Rb=（3.3- 0.7V)/100uA=26K。 也就是说只要 Rb<26K，三极管就工作在了饱和状态，像这种情况，我一般取 Rb=2.2K，或者是 1K，4.7K，10K，这样 Ib 更大，更能让三极管工作在饱和状态。 具体取多少，取决于整个板子的电阻使用情况，比如 10K 电阻用得多，那我就取 10K，这样物料种类少，生产更方便。 或者咱为了保险一点，比如要兼容别的三极管型号，可以取 Rb=1K，这样即使别的三极管 β 小于100，也能工作在饱和状态。 一般来说，我们不要取正好的值，比如 26K 或者接近 26K 的值，这样太不安全。 我们也可以反向验算下，假如 Rc=300Ω，Rb=10K，那么 Ib=（3.3-0.7）/10K=0.26mA，那么Ic=1000.26mA=26mA，那么 Rc 的压降是300Ω26mA=7.8V，这已经超过 Vcc 了，所以管子肯定是工作在饱和状态的。3.MOS管1、MOS 导通后电流方向其实可以双向流动，可以从 d 到 s，也可以从 s 到 d。 2、MOS 管体二极管的持续电流可以根据 MOS 管的功耗限制来计算， 3、MOS 管体二极管瞬间可以通过的电流，等于 NMOS 管导通后瞬间可以通过的电流，一般不会是瓶颈 NMOS 管的结构 我们看一下 NMOS 管的结构。 以 NMOS 为例，如上图，S 和 D 都是掺杂浓度比较高的 N 型半导体，衬底为 P 型半导体，并且衬底和 S 极是接到一起的。 在 Vgs 电压大于门限电压 Vth 时，也就是栅极相对衬底带正电，它会将 P 型衬底中的少子（电子）吸引到 P 型衬底上面，形成反型层，也就是导电沟道。PCB Layout 时，MOS 管栅极串联电阻放哪儿？ 如上图，串联的电阻 R1 到底是放在靠近 IC 端，还是靠近 MOS 端？（注意，图中的 L1 是走线寄生电感，并不是这里放了个电感器件）1、 TI 的无刷电机驱动芯片 DRV8300 的 demo 板 Demo 板硬件设计可以直接在 Ti 官网下载，如下图，可以看到，串联电阻是放置在 MOS 管端的。 2、 Ti 的 POE 方案 TPS23753A 的 Demo 板 原理图如下： PCB 如下图，串联电阻也是放置在靠近 MOS 管端。 3、 MPS 的无刷电机驱动芯片 MP6535。 如下图，6 个 MOS 的栅极串联电阻 R18，R19，R20，R21，R22，R23 放置在中间。 从走线长度看，Q1，Q2，Q3 串联的电阻离 MOS 较近，离驱动 IC 较远。Q4，Q5，Q6 串联的电阻在 MOS 和驱动 IC 中间。 大部分情况栅极串联电阻靠近 MOS 管放置这个说法是属实的。4.IGBTIGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由（Bipolar Junction Transistor，BJT）双极型三极管和绝缘栅型场效应管（Metal Oxide Semiconductor，MOS）组成的复合全控型电压驱动式功率半导体器件, 兼有（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）金氧半场效晶体管的高输入阻抗和电力晶体管（Giant Transistor，GTR）的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。IGBT是能源变换与传输的核心器件，俗称电力电子装置的“CPU”，作为国家战略性新兴产业，在轨道交通、智能电网、航空航天、电动汽车与新能源装备等领域应用极广。IGBT模块是由IGBT（绝缘栅双极型晶体管芯片）与FWD（续流二极管芯片）通过特定的电路桥接封装而成的模块化半导体产品；封装后的IGBT模块直接应用于变频器、UPS不间断电源等设备上。IGBT模块具有节能、安装维修方便、散热稳定等特点；当前市场上销售的多为此类模块化产品，一般所说的IGBT也指IGBT模块；随着节能环保等理念的推进，此类产品在市场上将越来越多见；IGBT功率模块采用IC驱动，各种驱动保护电路，高性能IGBT芯片，新型封装技术，从复合功率模块PIM发展到智能功率模块IPM、电力电子积木PEBB、电力模块IPEM。PIM向高压大电流发展，其产品水平为1200—1800A/1800—3300V，IPM除用于变频调速外，600A/2000V的IPM已用于电力机车VVVF逆变器。平面低电感封装技术是大电流IGBT模块为有源器件的PEBB，用于舰艇上的导弹发射装置。IPEM采用共烧瓷片多芯片模块技术组装PEBB，大大降低电路接线电感，进步系统效率，现已开发成功第二代IPEM，其中所有的无源元件以埋层方式掩埋在衬底中。智能化、模块化成为IGBT发展热门。IGBT如有讨论尽管留言，目前在新能源领域接触最多的还是IGBT模块。5.晶振晶振分类 首先，晶振一般分为两种，一种叫有源晶振，一种叫无源晶振。有源晶振也叫晶体振荡器，Oscillator；无源晶振有时也叫无源晶体，Crystal，晶体谐振器。至于哪个名字更专业，更准确，我觉得无需争论，名字只是代号而已，大家工作中沟通能知道说的是什么就行。简单说有源晶振自己供上电就能输出振荡信号，无源晶体必须额外增加电路才能振荡起来。 以上分类是从使用上面来说的。如果我们单看晶振的内部构造，就会发现，有源晶振内部是包含了一个无源晶振，然后再将阻容，放大等电路也包含进去，整体封装好再给我们用。晶振的等效模型 那么其中 Lm，Rm，Cm 分别又是什么意思呢？ Cm：动态电容，反映了振动体的弹性，随频率会变化 Lm：动态电感，反映了振动体的质量，随频率会变化 Rm：动态电阻，反映了振动体的损耗，随频率会变化 C0：静电容，两个电极间形成的电容。晶振是如何起振的？皮尔斯晶体振荡器 目前工作中用得最多的就是皮尔斯晶体振荡器，也就是下面这个结构。 CL1，CL2 为匹配电容，Rext 通常为串联的几百欧姆电阻（有时也不加）。有时候数据手册会有推荐参数。上面这个结构可能看着不是很熟悉，我们把它转换一下，变成下面这个就熟悉些。 Inv：内部反相放大器。 Q：石英或陶瓷晶振。 RF：内部反馈电阻。 RExt：外部限流电阻，限制反相器输出电流。 CL1 和 CL2：两个外部负载电容。 Cs：寄生电容：PCB 布线，OSC_IN 和 OSC_OUT 管脚之间的效杂散电容反馈电阻 RF 在几乎所有的 ST 的 MCU 中，RF 是内嵌在芯片内的。它的作用是让反相器作为一个放大器来工作。Vin 和 Vout 之间增加的反馈电阻使放大器在 Vout ＝ Vin 时产生偏置，迫使反向器工作在线性区域(图 5 中阴影区)。该放大器放大了晶振的正常工作区域内（Fs 与 Fa 之间）的噪声(例如晶振的热噪声)，该噪声从而引发晶振起振。在某些情况下，起振后去掉反馈电阻 RF，振荡器仍可以继续正常工作。
2024-12-04 167浏览 -
芯片时序导致的“失效”
在芯片的失效分析中，有很多时候在板是故障的，但是拆下来后测试单体却又是正常的，导致这种现象主要有两种可能： 1）芯片的故障不稳定，典型案例如键合缺陷 2）板上时序存在问题，导致芯片功能异常 本文将对针对第2种情况，找一个典型案例进行剖析分享。 问题背景：某板卡LDO故障，设计输出0.8V，实际输出1.3V，故障率20% 核对原理图设计未见明显异常，将芯片拆下后进行分析，IV测试和bench测试均未见明显异常，bench测试与良品表现一样 单体分析结论：芯片“大概率”是良品，因此返回到板级分析。 断开LDO后级负载，故障现象未消失；查看器件规格书对EN和Vin上电时序有要求，该板设计EN管脚不是直连Vin，怀疑可能LDO的上电时序存在问题。 时序确认：对板卡LDO上电时序进行测试，确认时序存在问题。 改善：通过飞线方式，将EN直连Vin，“故障”芯片恢复正常，确认为板卡设计问题导致芯片异常。 拓展： 1）在进行板级设计时，需要考虑芯片上电时序，此类问题在我的印象中是仅次于EOS的类型，且此类问题分析需要跨专业域协同，耗时耗力。 2）查看TI官网，发现3A的的LDO有两个版本，另一个就对芯片上电时序没有要求。 TPS7A84A上电时序要求： 总结：失效分析作为一门专业性极强的学科，拥有着典型且具有显著规范性的失效分析流程与方法。但是，在实际的操作过程之中，绝对不能不加思索、盲目地去生搬硬套既定的分析流程，而是应当紧密地结合具体的实际状况，展开全面且深入的分析以及富有逻辑性的思考。就拿同样都是故障不复现的问题来说，在到底应当如何去制定下一步的分析思路这一关键方面，不同的案例彼此之间是存在着巨大且完全不同的差异的。
2024-11-25 168浏览 -
LDO失效分析
今天，介绍一个3A线性调整器的失效分析，介绍如何通过现象找到根因的方法。1）芯片故障描述：Vin对地短路 2）器件失效分析：芯片EOS失效IV测试确认Vin对地短路外观、声扫未见明显异常，Xray发现疑似烧毁开盖发现芯片EOS烧毁，但烧毁最严重的点不是Vin，而是VCNTL脚3)根因分析：怀疑VCNTL引入过电应力导致芯片失效VCNTL管脚定义如下，该管脚为输入脚，因此有可能发生过电压应力细部分析，发现VCNTL-VIN链路有金属熔融形貌，同时测量VCNTL-VIN的IV，发现呈短路，因此该芯片是因VCNTL引入过电应力导致失效。芯片逻辑框图分析：故障现象与逻辑功能框图matching。 去顶层金属，明确VCNTL引入过电应力导致芯片失效 4）返回板级确认，经分析确认因板上外围其他器件损伤，导致VCNTL管脚的电压应力超过其规格值。因此，该芯片是“受害者”。 EOS在失效分析中是比例最高的现象，如何通过EOS的故障现象找到根因是一个难点，需要分析者有清晰的逻辑思维以及丰富的知识面。
2024-11-25 186浏览 -
-
精密半导体参数测试解决方案 直播时间：01月08日 10:00
- AI需求强劲增长，富士康第四季度营收超预期
- 又有11家中企被纳入实体清单，涉及光刻机…
- 苹果A系列芯片十年进化：晶体管数量激增19倍，晶圆成本跃升300%
- 豪掷800亿美元！微软宣布加码AI数据中心
- 11家中国实体被纳入实体清单，美资禁止投资中国三个行业
- 不跟风2纳米，联发科下一代天玑9500芯片采用台积电N3P工艺
- 华勤技术收购豪成智能科技，强化机器人业务领域布局
- “超越EUV”时代：美国研发拍瓦级铥激光器有望大幅提升芯片制造效率
- 关注我们
-
扫码关注面包板社区
