在引出正文之前，先来看一下：

• 什么是Smart LEC？
• 相较于传统的LEC, Smart LEC 的优势是什么？
• 为什么需要Smart LEC？

什么是Smart LEC

---

Conformal 家族包括四大产品LEC,  CLP, CECO, CCD, 可回顾《  低调的实力派：Conformal  》来了解每个产品的功能及应用场景， 其中LEC 是业界唯一的独立形式验证工具，经千锤百炼从未放过任何一个真错。 近几年数字电路的复杂度 在新工艺跟新市场的催生下如吃了激素 般飞速 发展，传统LEC 在特别复杂的设计跟前 会有乏力感， 体征是runtime 太长， abort 难解， 为了应对 复杂设计 ，楷登斯基在LEC 的基础上推出了新一代LEC，命名为Smart LE C.

相较于传统的LEC, Smart LEC 的优势是什么？

---

简而言之，Smart LEC 的优势可以概括为：

• hier dofile module 的选择：用自己内部算法分析后，将适当module 写到hier compare 的dofile 中，不再只依赖于用户指定的threshold 根据简单的instance count 来抽取module. 

• compare 策略跟datapath 分析策略 ：两者都做了巨大更新，对解abort 有巨大帮助，传统LEC 需要硅农执行不同的datapath 分析策略去解abort, 对于某些老大难abort 点需要迭代四次之多才可能解掉，Smart LEC 依赖自己的算法优势，进一步解放了硅农的双手，当然任何技术的进步都会使硅农变笨，然而这些非安身立命的技能要他何用，何不解放出双手去摘一朵花儿！
• 多线程compare:  传统LEC 是串行比较，Smart LEC 一个license 支持四个worker 并行比较，加速TAT. 
  

为什么需要Smart LEC？

---

设计复杂度的增加是需要Smart LEC 最重要的原因，除此之外，代码风格日渐低劣是需要Smart LEC 的另一原因。老驴以为，设计复杂度的增加是大势所趋是产品需求是技术进步的果，代码风格日渐低劣的因是SystemVerilog，自从SystemVerilog 被用于逻辑设计，会经常看到特别风骚的代码风格，从那一眼望不到尾的代码都可以觉察到设计者在敲下这一行代码时内心的飘逸。

正文欣赏时间，且看且珍惜！