USB 3.0接口中管理ESD及维持信号完整性
eeskill 2020-11-19

为了使USB3.0支援5Gbps的数据率,在旧的USB2.0数据对(D+和D-)基础上增加了两个差分数据对(超高速Tx及Rx)。此外,配合USB 3.0的芯片组以低至22nm的半导体工艺为基础。USB 3.0相对于 USB 2.0传输的频率升高,催生了在超高速线路上布设外部ESD保护元件时必须符合的严格阻抗匹配窗口。信号线路上增添任何少量的电容,都会改变阻抗,且因此降低数据传输的总体信号完整性。图1显示了无损耗传输线路的电路表征,其中额定阻抗表征为Z0。

Z0 = (L / C)1/2= 线路阻抗

图1 无损耗传输线路等效电路图

此传输线路模型能应用于几乎任何当今高速串联接口中存在的数据线路。此模型可以用于评估将ESD保护元件置于一条或多条数据线路上的效应。在最基本的形式下,可以看到用以保护的数据线路的齐纳二极管形式的ESD保护元件。此二极管有相应的结电容,以及源自封装内部接合线(bond wire)的少量串联电感,而此串联电感会变成数据线路的寄生元件,如图2所示。由于ESD保护元件中典型接合线的感抗通常不高于1nH,而且ESD保护元件的电容必须不高于1pF,对于2.5GHz USB 3.0信号而言,图2中电感的阻抗将低于电容的阻抗,在讨论中可以忽略此感抗。

图2 ESD保护元件寄生元件模型

随着数据线路上电压的变化,需要少量的电流来给寄生电容充电。在高频时,信号线路的电压迅速变化,此额外充电电流可能相当可观,因而降低了数据线路中流动的电流。此电流的降低导致数据线路阻抗轻微变化,影响它传输的功率总额。如果功率传输损耗过高,数据线路信号完整性就会出现下降。USB 3.0规格允许最大寄生电容为1.1pF(此值包含系统中在USB控制器外部的任何电容)。ESD保护元件的电容仅占系统外部电容中的一小部份。因此,当选择此类元件时,工程师应当始终谨记,保护元件的较低电容不仅维持数据线路的的信号完整性,还使下行系统中能够有更大的电容预算。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
热门推荐
  • 相关技术文库
  • 硬件
  • 原理图
  • 信号完整性
  • EMI
  • 5G下载速率低,是功率设置过大导致的?

    一、【问题现象】 单站工程师单验时,发现速率异常。RSRP=-37,Sinr=22,RANK3,MCS23, grantcount为1600,说明空口质量良好,但是NR MAC Throughput DL只有567Mbt/s 。 二、【问题分析】 前台工程师松子向项目经理扳手反馈,扳手安排后台工程师熊猫检查相关

    10-09
  • 电磁兼容设计58个常见问题!

    1. 为什么要对产品做电磁兼容设计? 答:满足产品功能要求、减少调试时间,使产品满足电磁兼容标准的要求,使产品不会对系统中的其它设备产生电磁干扰或影响周边电磁干扰环境。 2. 对产品做电磁兼容设计可以从哪几个方面进行? 答:电路设计(包括器件选择)

    09-11
  • 万字详细图文剖析电源PCB布板与EMC的关系

    导读:说起开关电源的难点问题,PCB布板问题不算很大难点,但若是要布出一个精良PCB板一定是开关电源的难点之一(PCB设计不好,可能会导致无论怎么调试参数都调试布出来的情况,这么说并非危言耸听)原因是PCB布板时考虑的因素还是很多的,如:电气性能,工艺

    09-11
  • 如何避免现场设备系统损坏或丢数据?

    记录数据的可靠性,通常只考虑到突然掉电、写入不完全等,往往忽略了存储器件的使用寿命。存储器件的擦除次数寿命是行业公认的客观事实,工程师只能尽量的符合器件使用规范,以免过快损耗擦写寿命。 Nand-Flash/eMMC(带有Flash控制器的Nand-Flash)作为一种

    09-10
  • 9 种高速电路信号完整性测试方法,你都Get了吗?

    信号完整性设计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试。 这些手段并非任何情况下都适合使用,都存在这样那样的局限性,合适选用,可以做到事半功倍,避免走弯路。本文对各种

    09-10
  • 开启高效阅读全英文数据手册的正确姿势

    全英文的数据手册少则十几页,多则上百页的也有的,加上我们又是如此的爱国(英文水平差的借口),所以在阅读全英文数据手册的时候,根本做不到面面俱到,当然也是完全没有必要的,学会善用Ctrl+F搜索关键词,按需所取,阅读我们关注的部分即可。 我以一个DC-

    09-16
  • 30条PCB布局心得

    画板总是画不理想,很困惑? 1、滤波电容要尽量与芯片电源近,振荡器也是,在振荡器前端放电阻; 2、改变电路板大小在Design的Board Shape里; 3、画完电路板大小后,在Mechanical1层用10mil线画板框(国内部分工程师喜欢用禁止布线层即KeepOut-Layer层)P+L

    09-17
  • 干货|高人图解高速电路PCB回流路径

    回流的基本概念 数字电路的原理图中,数字信号的传播是从一个逻辑门向另一个逻辑门,信号通过导线从输出端送到接收端,看起来似乎是单向流动的,许多数字工程师因此认为回路通路是不相关的,毕竟,驱动器和接收器都指定为电压模式器件,为什么还要考虑电流呢

    09-01
  • CMOS器件输入管脚不能悬空?硬件调试记录

    前言 最近在调试一块板卡时,发现了一个奇怪的问题,一款反相器——CD4049出现异常发热现象。虽然板卡已经做过温箱老化试验了,即在60度恒温条件下最大功率运行24小时,运行还算正常。但是一次偶然的机会,使用热成像仪测量板卡上的发热点时,发现这颗CD4049

    08-24
  • PCB设计中,3W原则、20H原则和五五原则

    3W原则 在PCB设计中为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持大部分电场不互相干扰,这就是3W规则。 3W原则是指多个高速信号线长距离走线的时候,其间距应该遵循3W原则,例如时钟线,差分线,视频、音频信号线,复位信号

    08-24
  • EMC磁珠滤波原理,非常简单!

                在产品数字电路EMC设计过程中,我们常常会使用到磁珠,那么磁珠滤波的原理以及如何使用呢?  铁氧体材料是铁镁合金或铁镍合金,这种材料具有很高的导磁率,他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常在高频情

    08-25
下载排行榜
更多
广告