半导体业界常用术语解析:掌握行业专业术语,轻松了解半导体领域的最新动态
0 2023-11-27


共读好书



FIB失效分析缺陷观察ictest1

一、FAB工艺流程入门

1. 这里的FAB指的是从事晶圆制造的工厂。半导体和泛半导体通常使用"FAB"这个词,它和其他电子制造的“工厂”同义。在平时沟通的语境中,FAB还可以被指代为“车间”,比如:在FAB工作的工程师上班时说:我进FAB了,其实指的是我进车间了。业界对于多个FAB,通常使用FAB1、FAB2…这样的编号来扩展。2. FAB的车间是洁净室,进去要穿无尘服和专门的无尘鞋(配套的还有一次性网帽、口罩、手套),因此每个洁净室外面都会配套一个衣帽间,衣帽间和车间中间有风淋门隔挡,进去车间要测静电和过防护门吹掉身上的灰尘才可以进入。

上次去产线是真的。

3. 车间里面都是各种设备,每台设备会贴有设备ID,用以唯一识别它是它自己。总体上面可以分为两种:一种是加工类:就是对晶圆进行增材、减材、改性的设备;另一种是检查类:包括检查缺陷、量测参数和测试电性。检查其实可再细分为检测、量测和目检三种,检测主要是针对缺陷进行扫描,比如颗粒、图形缺陷这些;量测主要是量出参数值,比如:膜厚、应力、电阻值、套准偏差这些;用显微镜和人眼看通常归到目检。4. 加工设备和检查设备配套组合在一起为工艺加工服务工艺是车间内资源的有序组织形式,晶圆制造是一个循环加工的过程。 主要是把立体的电路图形在衬底上给制造出来,因为是立体的所以就会有层(Layer)的概念,但是每一层的工艺是差不多。这些差不多的工艺,通常被概括为四大模组:薄膜、光刻、刻蚀、注入(扩散),每次工艺过后通常都会搭配量测或者检测工序,用以确定工艺的结果,比如,薄膜后就会要量一下膜厚光刻和刻蚀后会要量一下线宽扩散后会量一下片阻值之类有些关键层还会要扫缺陷全部做完,要测电性。

二、四大模组

模组是分工的产物,旨在让人能够聚焦于特定的一些工艺而不是全部工艺,达到熟能生巧,以确保工厂的稳定。

模组,其实就是把类似和相关的工序组成一个集合的概念,这样就可以分配给相对的部门去负责,他们只做这一部分对应的工作。比如:刻蚀工艺工程师就专门做刻蚀这一部分工作,不要做薄膜的工作。

模组是一个基于工厂管理的概念,而不是一个严谨的科学分类,因此四大模组显然是不能够概括所有工序,只能大体上用于了解制造的过程。要对晶圆制造过程有一个相对结构化的理解还得去分析这个产品本身。

在电子世界里,二进制是万物的基础,通过1和0可以表征复杂的控制和运算逻辑,而二进制与物理世界的对应关系就是“开”和“关”,一台计算机就可以理解成是由一系列开关组成的电路的集合。

一按开机键,就改变了电流,它被芯片翻译为0和1的的指令到存储器进行转换(通过门电路),然后输入到CPU的控制单元进行转换,再输入到CPU的运算单元(一堆门电路组成的电路,实现读取指令,分析指令,读取指令值(如开机) ,执行指令),算完之后,输出给外设(输出指令结果),比如显示器,显示器里面的每个晶粒通电,于是屏幕亮起。

其他的各种指示灯同理,依次亮起。这就是为什么计算机启动的起点一定是要开机,通过外部给予一个触发的原因。同样,很多软件的运行,也一样至少需要一个外界给予触发,触发之后就可以通过事先组合好的“0和1指令”(开关)去自运作。

这些开关显然不是一个一个装上去,而是一个模块一个模块组合好之后作为部件再组合在一起的。所谓,芯片就是把这些开关(实际上还有其他元器件,但是理解时可以忽略括号里面的这句话)集成在一起的模块,也就是集成电路。为了配合开关更好运作,还要有一些电压,电阻,电感,电容的界限值控制,确保其功能ok和寿命足够。

集成电路里面的一个开关,通常就是一个晶体管,比如MOSFET

开关与开关之间还要有金属互联才能作用,这就是电路。

一堆开关通过金属互联组成一个复杂的网,就形成了复杂的逻辑电路和控制电路,于是电脑就可以通过触发后就自动运作,各种电器就可以通过触发后就自动运作。

当然,如果要存储数据的话还要有电容,电容在微观世界里,就是两片金属板,充电就是1,放电就是0,一系列的电容搭配上mosfet就形成了内存芯片

FAB厂干的活就是在衬底上来制造出这样的电路:开关(晶体管)+其他器件(如电容)+连接导线(金属互联),做完之后,不能裸露,因此还需要有个保护层,就是钝化处理

做好之后就交付给下游封测厂去切割和封装与测试,变成可交付给电子厂的部件,比如CPU(包括控制单元,运算单元等)、内存条等等。

衬底是制造电路的原材料,它是光滑的原片,FAB厂会在上面进行图形化,然后通过增材减材和改性处理,把一堆类似的电路立体式地制造在上面,变成可出货的成品。

开关有两种,一种是通电就打开,一种是断电才打开,我们要同时做两种开关,就是所谓的CMOS(CMOS能耗比单纯的PMOSFET和NMOSFET这是工程演进的一个结果。

从电子管到晶体管锗晶体管,Si晶体管,PMOSFET和NMOSFET,CMOS,是对性能和应用侧场景问题不断解决和迭代的过程,现在先进制程大部分是采CMOS工艺加工),其大致晶体管制造、金属层堆叠、钝化层保护的工艺流程如下:

a 晶体管制造(CMOS)

STI:隔离出一个一个井的边界,让开关只在这个边界里面加工。

NW/PW:注入离子,形成N井和P井

栅极制造:形成N井和P井的栅极

源极和漏极制造:注入离子形成源漏极,N井注入P,P井注入N,形成两个PN结。

N是negative,P是positive,N就是引入负电荷,也就是多余的电子,P是引入多余的正电荷,就是空穴。

电子和空穴称之为载流子。源极到漏极的方向是载流子的运动方向,也就是载流子是从源流入到漏(源头流入一个漏洞,再通过漏洞流到电源)

PMOS就是正(P)电荷从源流到漏,NMOS就是负(N)电荷从源流到漏

电流是正电荷的流动方向,因此NMOS和PMOS的电流方向相反。

而NMOS和PMOS里面的N和P指的是沟道里面载流子是电子还是空穴来定义的,沟道的作用是联通源和漏,因此源和漏极里面填充的是啥和沟道内的电性又是一样的,所以,源极和漏极是引入N的就是NMOS,是P的就是PMOS。

bravo !

因为PMOS和NMOS电流方向是相反的,所以,把它两的漏极连起来,就会得到一个从PMOS的源极到漏极再从NMOS的漏极到源极的CMOS电路。

也就是一个非门电路:输入端A低压,输出端B就是高压;输入端A高压,输出端B就是低压。



不同的连接和组合方式,形成基本的门电路不同门电路组合可以实现四则运算,构建起电子世界运算的基础,再加上电容器的使用,则存储的问题也被解决。

能计算又能存储,那么运算器和存储器就可以被制造出来。它们不同的组合和连接,就可以得到不同的芯片,比如内存芯片,CPU芯片。

低阻值层:栅极、源极和漏极表面要生成一层低阻值物,用于后续金属互联层的链接点。

上面的加工过程并不是一个一个开关去加工的,而是全部一起加工,因此以sti边界为例,就是先涂满胶,再把边界要加工的边界显示出来,然后去掉边界的胶,再整个处理。

这样没胶的是我们要的,有胶的是我们不希望被加工到井边,用胶覆盖住的井里,加工完再把胶去掉,这样边界就加工出来了,后续再在这个边界里面用类似的批量处理方法去一起加工出出一堆由源极、漏极和栅极组成的开关,一堆比如可以是几千万个或几亿个,乃至百亿个。

这些晶体管连在一起就形成一个die(一个井),也就是所谓的裸芯片,也叫管芯。

STI是Shallow Trench Isolation的缩写,意思是浅槽隔离。STI边界是指相邻STI结构之间的界限或分界线。较光滑和均匀的STI边界可以减少电场浓度和电流泄漏,提高芯片的可靠性和性能。

一个die有多少个晶体管以及它们怎么连,通常是芯片设计公司会做好,变成版图,然后再交给FAB厂,这就是所谓的"集成"电路的概念。

b 金属层堆叠

底部器件制造完成之后,晶圆上就有非常多的MOSFET,它们彼此之间被绝缘氧化物隔离开,密密麻麻,但是又彼此独立。

为了让它们能够彼此协作进行工作,就要将这些MOSFET链接起来,这些链接物通常是钨,铜,也可以是其他金属。

连起来的这些晶体管,导通就是1,不导通就是0,由栅极进行控制。电路越复杂堆叠层数就会越多,比如几层到十几层。die就是一个芯片,根据尺寸不一样,一片晶圆上可以做几十到几万个die,最后要切下来封装。

6寸,8寸,12寸不同,还和沟道长度有关系,尺寸越大,做得越小,就可以产出越多,成本就越低。si基现在8寸,12寸为主,6寸及以下要慢慢淘汰,第三代半导体,比如SIC和GaN目前8寸能够量产的厂商还是个位数,6寸和4寸还有市场。

这里的寸指的是晶圆的尺寸,是用来表示晶圆大小的一种单位。不同尺寸的晶圆可以用来生产不同的芯片,而不同尺寸的芯片则具有不同的性能和成本。

c 钝化层保护

制造完成前面的器件层和金属层之后,还要加一层保护,比如SiO2或者SiN将其包裹起来再开几个金属链接点用于后续封装使用(用于外部触发)。基本上Wafer制造过程就完成,可以交给封测厂进行切割和封装测试。

总体而言,晶圆来料表面是光滑平坦的,要在上面加工出错综复杂的器件和金属互联线路,需要经过增材、减材和改性处理才行

这些过程主要和化学腐蚀与离子轰击有关

其中增材就是薄膜相关工艺,减材就是刻蚀,改性就是注入相关工艺,

还有就是上述三个处理过程发生的具体位置通常要在晶圆上画出来,以指示加工的范围,则是光刻的工作

ET:刻蚀,用化学或物理的方法做减材处理,分为干刻和湿刻,要刻得刚刚好,不能过刻也不能不足,刻蚀率和选择比就很重要。选择比越大越好。刻蚀速率通常是固定值比较好,为了得到这个值就要经常做monitor,前量后量,再用公式算出来。刻蚀前通常会长一层氧化膜做阻挡层。刻蚀考虑的指标通常有:Etch rate(刻蚀速率),selectivility(选择比,相对刻蚀速率),uniformity(均匀度,坑坑洼洼),profile(刻蚀图形规则度:斜着刻,弧形还是垂直刻) ,end point(终点的选择,到了就停止再刻,比如要sio2)TF:薄膜,在晶圆上面长膜,分pvd和cvd两种,膜厚,均匀度,平坦度很重要。要获得好的均匀度和平坦度,要在真空环境下来完成,为什么呢?因为真空环境,把金属气化之后就会变成无序四面八方去运动,就会更均匀。DF:扩散/注入,扩散通常是把离子打到比较浅,再高温加热让它扩散到深处,注入是直接用能量打进去,不要加热,属于可以常温下下处理的一种工艺。要控制能力,剂量和角度PH:黄光,车间里面这个区域的灯都是黄色的,包括涂胶,曝光,显影三大工序,胶分为正胶和负胶(负胶是曝光部分显影后会留下来,正胶则相反,可以把负当作“附”着来辅助记忆)

原理是:光刻胶中含有感光剂,被照射后会发生化学反应,使得被照射部分和未被照射部分,接触到显影液时候的溶解速度相差三个数量级(比如3000)倍左右。

曝光时候,能量,焦距和曝光时间很重要,会影响尺寸和图形的品质,在确定参数时,都会先做FEM(focus enerage matrix)

光刻比较在意的有这样几个结果参数:

分辨率,也就是一毫米宽的距离可以画多少条清晰的线;Overlay,也就是不同层之间的对准;缺陷,做完光刻,不能有残留。还有就是感光速率,太慢效率就低了,成本会变高;另外就是膨胀,温度会热胀冷缩,影响对准。

如前文所述,四大模组制造产品,过程当中也是要穿插检测进行测量,防止不良造成后段工序出现问题,比如:

光刻不同层之间要确定套准偏差在规格以内刻蚀要关注刻蚀后的台阶薄膜要量膜厚等等

做完之后,看产品,有些还有背金,就是把整个Wafer背面做减薄处理。

最后出货前,还要进行电性检测,以评价器件特性。

电性无外乎就是,电容、电阻、电流、电压,一讲就知道,只是把这些参数放到MOSFET的场景去而已。

如果把一个晶体管想象成一个开关,分为源,漏,栅极。栅极加电压,电流就会从源极流到漏极。这样一个简单场景,它的理想状态是:

a.我要知道施加到栅极的电压是一个固定值,同一个开关不能变来变去,这个是Vt,另一个是Vt+n,否则容易出现,开关没打开的情况,这个Vt就是所谓的阈值电压(Threshold Voltage),也就是产生强反转所需的最小电压。这个值是客户根据使用场景设计时候就定好的,比如手机和汽车上用的MOS(开关),肯定就不一样。因此,FAB做出来的结果要接近客户的设计值。b.当Vt确定后,往栅极加电压,就要可以控制电流,这个加上去的电压和被控制的电流它们之间的关系以及自己的稳定性也要被规范。栅极电压叫Vg,v是电压,g是GATE,栅极的意思。

根据原理,当栅极电压Vg

c.那加了一个固定的Vg电流是不是稳定的呢,不是的,实际会受环境影响漂来漂去,比如温度高温度低之类。那就卡一下最大电流,就是所谓的饱和电流。

也就是在栅压(Vg)一定时,源/漏(Source/Drain)之间流动的最大电流Idsat,这里I是电流的意思。

d.开时候有电流,关时候就要没电流,这才是一颗正经开关,可是实际上也是很难的,所以只能追求它越小越好。Ioff,这里I是电流的意思,ioff叫关态电流。

Vg=0时的源、漏级之间的电流,一般要求此电流值越小越好。Ioff越小, 表示栅极的控制能力愈好, 可以避免不必要的漏电流(省电)。

此外,还有Vbk(breakdown)、Rs、Rc等等用以评价器件特性。而这些特性其实与前面工艺过程息息相关,比如Vt就与poly CD、Gate oxide Thk. (栅氧化层厚度)、AA(有源区)宽度及Vt imp条件有关。

测量电性的是Wat和CP,其中,WAT是抽测(模拟器件,选几个点),CP是全检,会用到的探针卡,测到的ng的芯片,要用墨点掉,就是把晶圆上ng的那一些芯片打一个墨点,这个工步叫ink,封装厂到时候就不会去封装这些带墨点的die,以及外观检验和Packing真空包装出货。

后道和前道的信息流要确保通畅,才能有效防止不良品不会流到最终消费者手中。因此工厂里面就要有CIM系统来做制造辅助管理。

NG是指不良的芯片,而INK是指对不良芯片进行标记或识别的过程。

CIM系统:计算机集成制造系统,它不是一个系统,而是与制造过程强相关的一系列系统的总称,包括:MES系统、EAP系统、RMS系统、PC系统、SPC系统、YMS系统、RTS系统、RTD系统、AMHS系统等。MES:生产执行系统,用于管理车间的生产过程,起到防呆和追溯的作用,是工程师使用最多的系统,工艺,设备和制造岗位几乎每天都要用到它。EAP系统:设备自动化控制,上料后,系统会自动从上位系统,比如MES、RMS、APC获取run货信息给设备下指令加工,加工后把机台数据采集起来传给不同的系统进行统计分析和控制。SPC系统:每次加工完成会有量测值,要进入到这个系统去进行分析,分析结果有异常就会自动限制机台和lot的流动与运行。APC:参数调优,比如根据光刻套准偏差计算补偿值,实现自动调整机台参数。YMS系统:不同的Layer,要系统来进行叠图分析,形成最终MAP图,喂给机台进行加工,实现MAP Control。RTS和RTD:实现算法自动派工,达到车间效率最佳和平准化生产AMHS:自动物料搬运,用天车实现Lot运送

晶圆厂体现的是制造的最高水准,每天海量的数据,靠人工无法处理,基本上都需要IT系统来完成,通过人机系统的协同,实现稳定和高质量的交付。

晶圆厂体现的是制造的最高水准,工业化目前最高水准的体现。

工业软件追求的是一个稳定和防呆,通常技术比较旧,难用,界面密密麻麻一堆参数,功能模块有几百个。

曾经去产线,看到的ATE的机台上面有个一个极简的指导文档被粘贴在机台上,每个案件也被标注了step。

一个FAB通常要配一个一定规模的IT团队对其进行维护和不断地二开。

半导体厂追求的full auto,日常工作很多都要通过系统来完成,比如做实验,就要在系统开单,解Hold也要在系统做动作等等。

因此模组工程师除了学习工艺和设备相关技能外,还要学习不同的系统操作。这些系统有些是国产,有些是舶来品,有些是外购有些是自研。

但是好在它们都是围绕着晶圆制造的业务在服务,因此,功能服务对象是差不多,术语也大体一致,比如Secsion,你在这一家系统看到和其他家系统看到,它的意思都是一样的。

一片Wafer从投片到出货,会经过几百步骤乃至几千步

前面的衬底制备,和后面的成品检测外,中间的步骤就是一层一层的薄膜、光刻、刻蚀、扩散的循环,每一个层就是所谓Layer,层与层之间要对准,否则就有可能影响器件特性。

而影响层与层对准的可能是工艺参数,比如涂胶时候的转速导致涂胶不均匀进而影响曝光之类。大概工艺影响的链条是这样:

工艺参数(Recipe参数)、工艺特性(cd/ovl、profile…)、器件特性(Wat可检出电性:Vt、Ron、Loff、Rcvia、Rsheet、Continuty…;CP可检出电性:RT/HT、Vt、Ron、Ioff…)、产品使用性(可靠性),

日常分析的理想状态就是要去把握它们之间的Corelation分析

如果在具体产品的制造过程中,如果我们知道机台的某个参数,比如:压力、功率,它会影响到最终CP的哪个具体器件特性,比如击穿电压之类。

就可以将其集成到CIM系统里面进行卡控。日积月累形成制造系统知识库,让车间的抗扰动能力不断加强,以提高良率、效率和降低单件成本

基于这样的目的,要有一堆人用系统的术语理解,从事不同的岗位,共同努力才能实现。

三、术语总结

3.1 与人相关

3.1.1 工作岗位

CE:负责对接客户的工程师TD、RD:技术研发部门PIE:制程整合工程师,类似产品经理和PM的角色,和客户对接了解客户需求带回厂内,协调各个部门,评估量产可行性,关注最终产品的电性是否符合。PE:工艺工程师,简称工艺 根据规格要求设定机台的Recipe,提升生产效率和良率。工作日常:刷邮件有没有被highlight,有没有领导或者别部门的待处理事项;夜班交接事项:Hold lot处理、机台、产品相关事项的处理;开会:Issue的处理、action item的进度;处理 Hold lot、异常、各种项目协助工作;hold 比例下降项目、良率提项目等EE:设备工程师,简称设备 保持机台的稳定:日常保养,确保不发生问题 发生问题了,去找出原因并解决。Down机要写报告,新机台的安装和调试 hold lot reduction,cip continue improve plan,parts 管理 ,sop制作,fdc 监控逐渐衰退的trendchart,提前更换零件等等。

这些都是一些管理、维护和改善系统的概念,可能涉及到生产、运营、维护等多个领域。以下是对这些概念的基本解释:

Hold Lot Reduction:这是指减少库存的一种策略。通过精确地预测需求,并保持合理的库存水平,可以降低库存持有成本并提高资金的流动性。

CIP Continue Improve Plan:这可能是指持续改进计划(Continuous Improvement Plan)。这通常是一种不断优化流程、减少浪费、提高效率的策略。

Parts Management:这是指零件或部件的管理。包括零件的采购、存储、分发等环节。有效的零件管理可以确保生产的顺利进行,同时还可以降低库存成本。

SOP (Standard Operating Procedure) Creation:这是指制定标准操作程序。SOP是指导员工如何进行日常工作的文件,可以确保工作的标准化和一致性。

FDC (Failure Trend Chart) Monitoring:这是指对失败趋势图的监控。通过追踪和分析故障模式的趋势,可以提前发现问题,并采取相应的措施防止故障的发生。

Replacement of parts in advance:提前更换零件是预防性维护的一部分。这通常涉及到预测设备或系统的寿命,并在其达到寿命之前提前更换零件,以避免生产中断或设备故障。

PP:生产计划IE:工业工程师厂务工程师MFG:制造部YE:缺陷改善工程师 工作日常:Defect Map,Defect trendchart分析,Setup KLA Recipe,hightline Module,追踪process产生的问题,进行early Alert:DN以减小impact scope。比较关注缺陷,发现问题highlight Module,请他们改善。缺陷改善工程师(YE)的工作日常包括以下内容:

Defect Map分析:这是一种可视化工具,用于显示缺陷的分布情况,可以帮助YE了解哪些区域或产品线存在更多的缺陷。

Defect trendchart分析:通过分析缺陷趋势图,YE可以了解缺陷随时间的变化情况,从而确定是否需要采取措施来解决这些问题。

Setup KLA Recipe:这可能涉及设置或优化自动检测缺陷的脚本或程序。KLA(Key Laboratory of Advanced Technology)可能是一个实验室或研究机构,其研究的技术可能涉及自动化检测。

hightline Module:这可能是一个系统或工具,用于高亮显示或标记缺陷,以便更容易地识别和解决问题。

追踪process产生的问题:这意味着YE需要找出是什么导致了这些问题,以及如何在生产过程中预防它们再次发生。

进行early Alert:DN以减小impact scope。这可能涉及到尽早发现并报告问题,以便有足够的时间来制定和实施解决方案,从而最大限度地减少对产品或服务的影响。

TO:生产技术员 线上作业员,按照SOP进行作业。

SOP指的是标准操作程序


3.1.2 职位

台厂在高端电子代工占据全球半壁江山,公司都很大,几万人到几十万人不等,整个职位等级比较规整,他们貌似基本上实现了全行业标准化,一个协理出来,大概就知道是什么层级的管理层。

相对而言,大陆企业的职位体系就各个公司都有很大差异,一个经理你就不好知道他是什么样的管理层。

半导体行业受台湾影响比较大,整个职位体系就与台厂相近。

台厂典型职位等级是:线长(班长)、组长、课长、部长、专理、副理、经理、处长、协理、副总、总经理、副总裁、总裁(台)。

大陆半导体厂基本上也是裁剪使用这一套,基本上会有这些职务:班长、课长(科长、课经理)、经理(部经理)、处长、总裁这样,其中省去了一些大陆不习惯的专理和协理这种称呼。

3.2 与设备相关

Equip:机台Equip Group: 机台组,代表的是一种加工的能力(Capability),比如:AA层 Photo 涂胶,代表这个能力组的设备可以加工此层的涂胶,它具备这个能力。能力组的属性还有许多,比如Recipe等。设备和能力组是多对多的关系,代表一个机台用不同的参数就可以完成不同的加工,也就是具有不同的能力,按S95标准是使用Capability比Group更准确。Recipe: 配方/菜单,用以定义机台某一组加工参数和job process的集合。比如:感应到片子、抽最上面一片,进腔体1,抽真空至xx,过2min,移动到腔体2,使用xx参数加工xx时间,破真空…,把片子放回原Slot(槽位)。这样一个包含传动、流程和过程参数组成的集合就叫Recipe。subEquip: 子设备,如chamber和loadportChamber: 腔体Loadport: 上料口job: 机台内部的加工过程,包括步骤以及每个步骤的腔体和对应参数和时间等的一个集合打标机: 用激光技术在Wafer上面刻上ID刷洗机: 打标会产生颗粒,因此需要进行刷洗显微镜: 洗的干不干净,可以用显微镜看涂胶机: PR Coat,通过旋转在Wafer上匀胶,分正负光刻胶两种,正胶见光死,负胶见光活曝光机: 给光刻胶曝光,将Mask的图形转移到光刻胶上,光刻胶是高分子有机物,叫光致抗蚀剂。比如负胶被光照到地方会发生交链反应,原本线型结构变成网状结构,到显影液中就不会去掉而被保留。正向光刻胶,则被照的地方会发生降解,而更容易被显影液溶解。大面积透光为明场光罩板(Clear Mask),大面积不透光为暗场光罩板(Dark Mask),GDSII定义的图形区不透光则对应为Clear Mask,反之则为Dark Mask显影机:给光刻胶显影,让图形显示出来DUV、EUV光刻机,是让图形缩小的设备Season片: 机台启动后,投个Season片进行暖机。不同机台或者Chamber的暖机机制差别很大,有些是For Recipe的,比如从A Recipe切换到B Recipe就要暖机; 还有是For idle时间的暖机,比如停机多久就要暖机。当然,出了暖机还有冷机,就是比如切换到某个Recipe 必须冷却一段时间才能Run货。Constraint:机台限制,包括有正向约束,反向约束,goloden,唯一正向约束,其中,黄金约束是同组设备哪些可Run,哪些禁Runparts:零部件ring:环,零部件的一种target:靶材

3.3 与物料相关

Substrate: 衬底,是由半导体单晶材料制造而成的晶圆片,是FAB厂从供应商采购的原材料,它也可以进行外延工艺加工生产外延片。背面刻号: 衬底来料背面通常会有供应商刻的追溯ID,是一串数字和字母组成的流水码,叫T7 CodeSpec: 参数,来料关注的一些技术参数,比如厚度,电阻率之类的关键参数信息。还有工艺加工过程的参数也是叫Spec。参数通常会设置规格,超规格一般的处理是HoldPN: 料号,不同供应商,不同材料参数的衬底会有不同的料号,和Raw material一样的意思,站在供货方角度叫PN,站在收货方角度就叫原材料。EPI: Epitaxy外延片,经过MOCVD工艺,可以在衬底上长一层几微米的单晶,可以与衬底为同一材料,也可以是不同材料(同质外延或者是异质外延),由于新生单晶层按衬底晶相延伸生长,从而被称之为外延层Wafer: 晶圆,口语叫片子,是一个统称,应该是包含外延,加工过的衬底和裸片DIE: 晶圆上面的一个芯片,也叫管芯,比如一片6寸的晶圆上可以制造3000个DieLot: 若干个晶圆组成的一个批次叫Lot,比如8片一个Lot,25片一个Lot这样,通常根据产品,这个数量有一个常规值。通常会用一个ID进行标识。NPW片: 非产品片的总称,包括:结构片、监控片(Monitor)、QC片、Season暖机片、Dummy片QC片: 定期检测机台参数是否OK,比如刻蚀速率、颗粒是否OK,就会投QC片子进去加工来检测参数offline: 与Lot加工处理不相关的定义为offline,比如设备PM、NPW的处理过程、辅助工具的处理过程的一些数据监控Inline: 与LOT加工直接相关的或者是监控LOT的参数属于Inline。SPC: 统计过程控制,用以监控生产过程的稳定性,是一套IT系统。包括:控制图查询、异常查询等。比如膜厚,会监控单点规格和均值。超管控(OOC/OOS)会触发邮件报警和Hold,还有一些判异规则:比如连续七点上升或下降之类也会有相应处置。

SPC Rule通常要结合实际使用,比如tf的工艺特性是随着时间推移,某些参数会逐渐下降,那么就可以启用连续下降的Rule。但是有些是非正态分布和连续的值,比如缺陷数,这些就卡一个spec就行。在应用spc的时候,终极目标是持续减少普通原因,抓住特殊原因,但是也要兼顾工程师loading。

客户给一个规格,比如99~100,工厂能不能做到,就要去抓在线数据,算出中心值和分布情况标准差,然后和客户要求的上下限放在一起形成控制图。天天这样算太麻烦,于是就有指标来协助,比如cp和cpk。

cp常识理解就是制程能力,能力越强,波动范围越小,也就是cp值越大,波动范围越小。纯公式理解也是这个结论,客户要求的规格Range/实际的6西格玛。波动小,代表分母小了,因为分子不变所以cp就大。一般大于1.33是好的。

但是波动大小之外还要考虑中心点均值,所以还要看cpk值。

OOC/OOS:针对规格或控制图的两对控制线,比如目标值是100,ooc是-99.5和100.5(管控线)、oos是-99和101(规格线),OOC和OOS主要是Range的不同。理论上oos就要报废的,可是实际工作中,由于人性,大家设置规格时候都会层层给自己buffer,所以也会出现超过之后,还往下放的情况,只是开一个DRB做监控。Batch:若干个lot和NPW组成的集合,产品+非产品一起进去加工,出来后,把NPW拿去测颗粒(Particle),用来判断产品上的颗粒水平NPW是光片上面没图形测得更准。比如:炉管通常都是多个Lot一起组成Batch放在晶舟投进去加工。Hold: 把片子锁住不让往后流片,执行此动作的系统是MESHold Ratio:hold lot占WIP的比例,用来考核Module处理Hold lot的指标,通常会有不同部门都有自己的target,不能高于多少wip:work in process,在制品Release: 解锁,片子可以继续往后流skip:跳步ship:出fab的最后一步Future hold: 提前设置好片子要Hold在未来的哪个工序MES: 生产执行系统,用于管理生产过程的IT系统, 包括:对生产过程和物理设施的建模、过程监控和追溯等功能,对下连接EAP、横向对接WMS、SPC系统和物流系统、对上连接ERP系统,也会和OA系统对接issue: 产线出现的问题,Triger Issue的因素很多,大概包括以下几个来源:工程师发现、系统发现、客户发现。通常系统发现的影响程度最小、工程师次之,客户发现最受重视,大部分是这样,不一定全是。OP meeting:跨部门的生产会议。参会成员包括:Module、制造部、质量、TD、PIE、YE、MPC、计划、市场、厂务等,一般是一级领导参会。每天议题固定,主要包括:投片和产出进展、重点批次的进展和提前准备通知、昨晚的Down机情况以及一些AR的跟进。其他部门的一些重要议题等。发生重大Issue一般要准备报告来op汇报。是工厂里面重要的拉通对齐和highlight会议。Particle: 颗粒,就是金属颗粒,灰尘这些附着物,会影响器件性能,这是半导体杀手。OTD:on Time delivery,准时交货率

3.4 工艺方法相关

PWQ:为了更好地回避晶圆之间工艺参数的涨落对确定工艺窗口的影响,可以在同一片晶圆上改变曝光能量和聚焦度再用缺陷检测的方法来确定最佳曝光条件。这一工作被称为工艺窗口的再验证(process window qualification, PWQ)split:分批merge:合批optimizeparameter 的 correlation确认SRC:split runcard,分片单,做实验时候要从主FLOW上开分片单,跑不同条件PRS:process Release standard,工艺放行标准,开发新工艺时候,Release要有一个标准。Str:split testing release,小批量验证mstr:mass split testing Release,大批量验证BSL:baseline,基线,基准,baseline机台指的是作为基准的设备,比如第一台研发成功的设备,后续的就属于扩机设备,而baseline spec就是确定了作为基准的规格,这个是一个形容词,可以用在很多场景,这里只举例两个而已。CD:关键尺寸inspection:检查ADI:after develop inspection,显影后检查AEI:刻蚀后检查,e是刻蚀,ai和adi一样monitor:监控,比如做QC监控机台长膜是否正常

3.5 工作场景相关

测机 做Daily Monitor,用以监控机台的THK(厚度)、PA(颗粒)、U%(均匀度),并形成offline Chart。缺陷监控 用KLA缺陷检测机台扫发现Defect,于是Highlight defect 给PE owner,工程师就要确认SPC 有没有OOC和OOS,或确认FDC的log有否异常,若发现机台有问题,就会PM,PM时可能要Calibration 某些部件,PM之后,要确认BaseLine后,才可以Release给MFG。Prob Card:探针卡,Wafer生产完成之后,出货前要做CP测试,用于连接Wafer和测试机台(tester)的治具。MAP:晶圆制造是By Layer制造,中间生产的关键层会去扫Defect,最后成品会测Wat和CP,最终结果会把几层的结果做叠图,形成Map,再Ink掉fail Die。解Hold lot 产线出现Issue,MES hold lot,工程师确认发现是Q time 超 ,初步判定不会产生Defect,也不会影响良率,于是做Release 处理,避免影响Hold RatioPCRB:Program Change Review Board,项目变更审查委员会 FMEA、PSM、DOE、SPC、Hold Rate、Rework Rate、PCRB、YE、8D Reportweekly:一周一次bi-weekly:两周一次MO:Miss operation double confirmcip:continue improve planbsk:best known method 最佳方法AI/AR:action item/request 应执行项目fyi:For your informationndr:non-conforming disposition report 异常单,全称忘记了 有问题开单处理OCAP:out of control action plan失控行动计划,比如EDC OOS了,第一步是确认量测数据有没有错,第二步是重新量,第三步是针对机台和片子的处理等等,这样的一个流程方案。DRB:Disposition Review Board,针对lot,比如超Spec了往下放就要开drb进行追踪。Event abnormal review:重大的品质事件要开EAR,比如某个工序持续出现同样的defect map。mrb:material review board,重大物料异常要开MRB,大批量用错原材料,用错光刻胶等等DRB,EAR、MRB:大概就是异常的处理流程,DRB是确认要不要追踪电性,比如介质厚度便薄可能会影响电容,就要追踪一下子,这个lot owner层级可处理。出现重大事件,就要启动EAR和MRB处置流程,这个流程层级更高,要提交8D报告。FMB:Factory Monitoring Board

3.6 术语应用进阶

一个Lot,通常没一层都要做镜检、扫Defect,测CD、Defect会出MAP图,比如刻蚀不净和残胶等,CD可监控OOC、OOS进而知道在线工艺稳定情况,WAT会模拟器件测值,CP全测,为ink做数据支撑,defect叠图分析也可支撑ink,最终得到shipping Yield。

Lot:在半导体制造中,一个Lot通常指的是一批经过相同处理步骤的晶圆。镜检:这是一种通过显微镜对半导体表面进行仔细观察的方法。它用于检测各种缺陷,如刻蚀不净和残胶等。扫Defect:这可能是一种使用激光或其他能量源来检测和识别半导体表面或体内的缺陷的技术。测CD:这里的CD可能是指关键尺寸(Critical Dimension),它是一个衡量半导体结构尺寸的参数。通过测量CD,可以监控在线工艺的稳定性,以及判断是否符合设计要求。Defect会出MAP图:MAP图可能是一种表示缺陷分布的可视化工具,类似于地图。它可以帮助分析和理解工艺中可能出现的问题。WAT:半导体硅片在完成所有制程工艺后,针对硅片上的各种测试结构所进行的电性测试。通过对WAT数据的分析,我们可以发现半导体制程工艺中的问题,帮助制程工艺进行调整。CP全测:这可能指的是对每个芯片进行全面的晶圆测试,以确保其符合规格和性能标准。为Ink做数据支撑:这里的Ink可能指的是在晶圆上标记或识别不良芯片的过程。数据支撑可能指的是为这个过程提供必要的数据或分析,以帮助确定哪些芯片需要被标记或隔离。defect叠图分析也可支撑Ink:这意味着通过对缺陷进行详细分析,可以进一步支持芯片的标记或隔离过程。最终得到Shipping Yield:这是指最终产品的良品率或出货率。经过所有这些步骤和分析后,就能确定最终产品的质量和良品率。



声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • 封装
  • 工艺
  • 光刻
  • SMT
下载排行榜
更多
评测报告
更多
广告