FPGA DSP Builder 系统级设计流程
eeskill 2021-11-26

面向英特尔®FPGA的DSPBuilder 是一款数字信号处理 (DSP) 设计工具,通过MathWorks* Simulink* 环境中,对英特尔 FPGA 的支持, 通过按下不同按钮生成 DSP 算法的 HDL 代码。该工具可使用 MATLAB 函数和 Simulink 模型生成可合成的优质 VHDL/Verilog代码。生成的 RTL 代码可用于英特尔 FPGA 编程,广泛适用于雷达设计、无线和有线通信设计、医学成像和电机控制等应用。

该工具在现有的 Simulink 库中添加了额外的库块,其中包括面向英特尔 FPGA 的 DSP Builder 高级模块集和面向英特尔 FPGA 的 DSP Builder 标准模块集。建议使用面向英特尔 FPGA 的 DSP Builder高级模块集进行全新的设计。

下图所示为Intel FPGA DSP Builder 系统级设计流程。

主要特性:

从高等级的示意图到针对英特尔 FPGA 优化的低等级 VHDL

使用矢量处理来执行高性能的定点和浮点 DSP,例如复杂的 IEEE 754 单精度浮点

将设计一键迁移到英特尔 Arria® 10 和英特尔 Stratix® 10 设备上的英特尔的硬浮点 DSP 模块。

通过 ALU 折叠从扁平的数据速率设计中构建定制的 ALU 处理器架构

高级合成优化,自动流水线插入和平衡,以及目标硬件映射

灵活的“白盒”快速傅立叶变换 (FFT) 工具包,具有开放的库和模块层次结构,可支持用户构建定制的 FFT

使用设计人员制定的系统时钟约束自动实现流水线、时分多路复用/分折和时序收敛

访问高级 math.h 函数和多通道数据

为所有设计生成资源利用率表,而无需使用英特尔QuartusPrime 软件进行编译

自动为英特尔 Quartus Prime 软件、TIming Analyzer、Platform Designer(原 Qsys)以及 ModelSim-Intel FPGA 版本生成项目或脚本。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
热门推荐
  • 相关技术文库
  • FPGA
  • 可编程
  • PLC
  • verilog
  • FPGA的四点入门必备基础

    掌握FPGA可以找到一份很好的工作,对于有经验的工作人员,使用FPGA可以让设计变得非常有灵活性。掌握了FPGA设计,单板硬件设计就非常容易(不是系统设计),特

    前天
  • 6种FPGA开发外设基本模块电路

    FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

    前天
  • D触发器是什么样子?

    FPGA的设计基础是数字电路,因此很多同学会认为我们要先学好数字电路之后,才学习FPGA。但是,数字电路教材的内容很多.例如:JK触发器、RS触发器、真值表、卡

    01-19
  • 采用FPGA来实现SVPWM调制算法

    1. 为什么要使用FPGA实现在全控型电力电子开关器件出现以后,为了改善交流电动机变压变频调速系统的性能,科技工作者在20世纪80年代开发出了应用脉宽调制

    01-19
  • 一些更常见的FPGA知识

    FPGA代表现场可编程门阵列,它是一种半导体逻辑芯片,可编程成几乎任何类型的系统或数字电路,类似于PLD。PLD仅限于数百个门,但FPGA支持数千个门。FPGA

    01-17
  • 如何分配FPGA引脚

    现在的FPGA正变得越来越复杂。向引脚分配信号的任务曾经很简单,现在也变得相当繁复。下面这些用于向多用途引脚指配信号的指导方针有助于设计师根据从最多到最少的约束

    01-17
  • MCS51单片机与FPGA/CPLD的总线接口逻辑电路

    长期以来,单片机以其性能价格比高、体积小、功能灵活、可靠性高、易于人机对话和良好的数据处理能力等方面所具有的独特优点,被广泛应用于各个领域。但受其内部资源的限制

    2021-12-31
  • 压控晶振同步频率控制系统结构及工作原理

    引言高精度时间基准已经成为通信、电力、工业控制等领域的基础保障平台之一。时统设备通常采用晶体振荡器作为频率标准,但都由于晶振老化和温度变化等原因导致其频率长期稳

    2021-12-17
  • 多芯片相位对齐的串行收发器纠偏方法

    这里介绍一种利用MMCM实现多芯片相位对齐的串行收发器纠偏方法:1) 利用图1所示电路实现多芯片间的全局时钟相位对齐。该电路通过单板上的low Skew时钟分配

    2021-12-17
  • 在FPGA体系结构能够实现的并行运算

    通信和多媒体应用的发展,如互联网通信、安全无线通信以及消费娱乐设备,都在驱动着对能够有效实现复数运算和信号处理算法的高性能设备的需求。这些应用中需要一些典型的D

    2021-12-14
  • 采用乒乓操作通过缓存降低数据采样率

    在高速的AD转换中,FPGA以其高速的处理能力,并行的运行结构,丰富的IO资源,往往承担者不可替代的作用。下面给出一个实际的设计方案。AD芯片的时钟为25M,F

    2021-12-14
  • FPGA DCI 互连盒架构

    这种增长毫无减缓态势,有业界专家预测内部数据中心机器对机器流量将会超出所有其他类型流量多个数量级。这种显著增长给数据中心带来三个主要挑战:●数据速度– 接收与处

    2021-12-14
下载排行榜
更多
广告
X
广告